芯动 PUF Security
物理不可克隆功能（PUF）是一种“数字指纹”，可作为微处理器等半导体设备的唯一标识。PUF基于半导体制造过程中自然发生的物理变化，这使得区分设计相同的半导体成为可能。PUF通常用于加密以及对安全性要求较高的应用中。PUF在集成电路中实现，它利用每个芯片的随机特性生成随机密钥或安全ID，这是每个芯片独有的“胎记”，并解决了系统的信任根源问题。
IP库
IP类别
供应商
制造厂
搜索
-
-
芯动 低功耗 ISP
芯动科技的图像信号处理器 (ISP) IP 可处理安防摄像头、智能家居、无人机和汽车应用中的超高清实时图像数据。该 IP 功能全面、性能高、功耗低、面积小、吞吐量高，是向客户提供定制解决方案的理想选择。
-
芯动 DLL
芯动科技 DLL PHY 提供低功耗、高速应用，具有强大的时序和较小的硅片面积。根据参考时钟，可以生成与参考时钟频率相同的精确 0/90/180/270 相位时钟。DLL PHY 组件包含专用于 UMC 28nm 中高达 800Mbps 的实用性和功能性的 DLL、关键时序同步模块 (TSM) 以及具有可编程细粒度控制的低功耗/抖动 DLL，适用于任何 DLL 应用。
-
芯动 PVT Sensor
芯动科技 PVT 传感器 IP 专为片上工艺、电压和温度测量而设计。它为监控芯片工作状态等相关应用提供了可靠的解决方案，例如电源 IR drop测量、高温警报和动态性能调整。芯动科技 PVT 传感器 IP 由 SAR ADC、带隙基准电路、振荡器和数字逻辑组成。其中，SAR ADC 是一种逐次逼近型模数转换器，其参考电压由带隙基准电路产生。带隙基准电路同时产生具有确定温度系数的电压，与外部输入电压构成 SARADC 的两个输入通道，由 SAR ADC 采样并转换为数字信号。振荡器生成用于工艺角检测的时钟。数字逻辑从 SoC 接收时钟信号和控制信号，然后将检测结果输出到 SoC。
-
芯动 I3C
芯动科技 的 I3C（Improved Inter Integrated Circuit）实现兼容 MIPI_I3C_Specification_V1.0 协议，并与 I2C 兼容，相比于 I2C，I3C 的功能更加强大，包括更高的传输速度、带内中断、CRC 校验等。现在 I3C 协议分为 MIPI 和 JEDEC，通常 MIPI I3C 用于传感器/物联网数据传输，JEDEC I3C 用于存储芯片配置。芯动科技 I3C IP 支持 I3C Master/Slave/Secondary，符合 JESD403-1B 和 MIPI I3C。用户通过 APB3.0 接口读写内部寄存器，也支持 DMA 进行内部数据缓冲区的写入或读取。
-
芯动 PLL
芯动科技高性能锁相环（PLL）是一种高速、低抖动的频率合成器，作为 IP 模块开发，旨在缩短模拟前端设计开发中的上市时间、降低风险和成本。它可以基于超宽输入范围的时钟生成稳定的高速时钟。凭借出色的电源噪声抑制能力，该 PLL 非常适合在嘈杂的混合信号 SOC 环境中使用。该 PLL 集成了鉴频鉴相器（PFD）、低通滤波器（LPF）、压控振荡器（Voltage Controlled Oscillator）和其他相关电路。所有基本构建模块和完全的可编程分频器都集成在其核心中。芯动科技的低功耗分数 N/SSCG PLL 专为需要电源敏感性设计的物联网、移动设备和其他低功耗应用而设计，这些应用需要非整数时钟倍频、可编程时钟合成、时钟跟踪或动态微调，以及扩频时钟生成。该 PLL 专为数字逻辑工艺设计，采用稳健的设计技术，能够在嘈杂的 SoC 环境中工作，如高速通信或低功耗消费类设备或存储器。
-
芯动 POR
芯动科技 上电复位 (POR) IP 为一般应用提供可靠的复位功能。它由模拟电源供电，并监控模拟和数字电源。芯动科技 POR IP 生成 POR 信号以复位数字逻辑。如果模拟电源或数字电源低于阈值电压，则 POR 信号设置为低，如果模拟电源和数字电源都超过阈值电压，则 POR 信号设置为高。
-
芯动 eMMC/SD/SDIO
芯动科技 eMMC/SD/SDIO Combo IP 解决方案由 Host controller 和 PHY 组成，支持 eMMC/SD/SDIO 设备。连接 eMMC 设备时，IP 支持 HS400、HS200、High-speed DDR、High-speed SDR 和传统速度模式。连接 SD/SDIO 设备时，IP 支持 DS、HS、SDR12、SDR25、SDR50、SDR104 和 DDR50 速度模式。该 IP 完全符合以下标准：JESD84-B51 eMMC5.1 规范、SD3.01 规范和 SDIO3.00 规范。
-
芯动 ONFI
芯动科技 ONFI PHY 为需要访问 ONFI 兼容 NAND FLASH 设备的 IC 提供一站式物理接口解决方案。它针对低功耗和高速应用进行了优化，具有强大的时序兼容性和较小的硅片面积。它支持市场上所有的 ONFI NAND FLASH 组件。PHY 组件包含专门用于 NAND FLASH 的关键时序同步模块 (TSM) 以及具有可编程细粒度控制的低功耗/抖动 DLL，适用于任何 NAND FLASH 接口。芯动科技 AXI 接口 ONFI 控制器（以下简称“控制器”）提供四个 AXI 通道连接到 芯动科技 ONFI PHY，符合 DFI 数字接口的规范。该控制器采用两层架构，使接口灵活且易于转换为所需的多端口总线格式和时序。一层是 CPU 总线核心，能够承载单个或多端口 CPU 总线；另一层是控制器核心，用于与 DFI PHY 通信。两层之间使用 TX/RX 数据 FIFO（通用命
-
芯动 SAR ADC
芯动科技 SAR ADC IP 是一款小尺寸、低功耗的模拟数字转换器，它利用电荷再分配逐次逼近技术，为一般应用的模拟数字信号转换提供可靠的解决方案。芯动科技 SAR ADC IP 由输入 MUX 模块、ADC core 和数字逻辑组成。输入 MUX 模块从多输入通道中选择要转换的模拟信号。ADC core 将选择的模拟信号转换为相应的数字信号。数字逻辑控制 ADC 正常工作。
-
Video DAC
芯动科技 视频 DAC IP 专为将模拟视频信号从视频源设备传输到显示设备而设计，可用于构建许多模拟视频接口，例如复合 (CVBS、AHD)、S-Video (Y/C) 和分量 (YPrPb、RGB/VGA) 视频接口。芯动科技 视频 DAC IP 提供可靠的模拟视频接口实现，可集成到多媒体设备中使用的 SOC 中。芯动科技 视频 DAC IP 由数字逻辑和物理层组成。数字逻辑从 SoC 接收视频、时钟和控制信号。它将视频数据输出到物理层进行数模转换。物理层包含 1~4 个电流控制 DAC 通道、偏置和电缆检测电路。每个 DAC 接收 10 位并行输入数据，并将数字数据转换为模拟电流输出。更新率高达 350MHz。
-
芯动 Audio Codec
芯动科技音频编解码器 IP 是一种利用了 Sigma-Delta 噪声整形技术的立体声音频解决方案，实现了低功耗、高分辨率等特性。其集成了 ADC、DAC、PGA 和功率放大器，在高端消费、汽车、多媒体和其他数字音频系统中的音频信号转换方案中具有广泛应用。芯动科技音频编解码器 IP 包括 ADC 通道、DAC 通道和偏置电路。ADC 通道将模拟音频信号转换为数字信号，DAC 通道将数字音频信号转换为模拟信号，偏置电路产生参考电压和参考电流。每个 ADC 通道包含输入 PGA、ALC、Sigma-Delta 调制器和数字滤波器，每个 DAC 通道包含 Sigma-Delta 调制器、DCT 和功率放大器。
-
芯动 Video By One
芯动科技 VBO IP 专为在视频源设备和显示设备之间传输或接收视频信号而设计，完全符合 VBO HS1.4 版本，提供 PHY 和控制器解决方案。芯动科技 VBO IP 为 VBO 接口提供可靠的实现途径，可集成到在多媒体设备中广泛使用的 SOC 中。芯动科技 VBO TX IP 用于将视频和控制数据从视频源设备传输到显示设备。它包含数字控制器和物理层。数字控制器处理输入的视频和控制数据，并将编码数据输出到物理层。物理层包含数据通道、PLL 和偏置电路，将并行数据转换为串行流。芯动科技 VBO RX IP 用于从 VBO 源设备接收和恢复视频和控制数据。它还包含物理层和数字控制器。物理层将接收到的串行流转换为数字并行数据并输出到数字控制器。数字控制器解码并行数据并恢复视频和控制信息。
-
芯动 LVDS/TTL
芯动科技 LVDS 执行 LVDS TIA/EIA 协议。它具有低压点对点信号接口，使用差分驱动器通过恒定阻抗传输线连接到终端接收器。芯动科技 LVDS TX PHY 在单个集成电路中包含四个 7 位并行负载串行输出移位寄存器、一个 7x 时钟 PLL 和五个 LVDS 线路驱动器。芯动科技 LVDS RX PHY 包含串行到并行逻辑和 PLL。LVDS TX PHY 和 LVDS RX PHY 都包含寄存器组，可通过 APB 总线由寄存器配置。此外，芯动科技 LVDS TX PHY 和 芯动科技 LVDS RX PHY 都可以从 5 条通道扩展到 n 条通道（n 值由客户提供）。因此，TTL 线路分别延伸。
-
芯动 MIPI M-PHY
芯动科技 M-PHY 实施 MIPI M-PHY 协议 V3.0。M-PHY 协议规范是 MIPI® Alliance 标准定义的一组通信协议的一部分，旨在用于移动系统芯片到芯片的通信。M-PHY 规范是适用于多种协议的专门设计，并有着广泛的应用。芯动科技 M-PHY 包括发射器和接收器，可实现全双工操作。该 IP 支持多种突发模式，包括 HS 和 LS，以提高电源效率，以及多种省电模式，可在功耗和恢复时间之间进行权衡。芯动科技 I/O 和 ESD 也是内置的，可提供方便的插入式 PHY。该设计针对高速应用进行了优化，具有强大的时序和较小的硅片面积。芯动科技 M-PHY 支持 MIPI M-PHY V3.0 标准的电气部分，并以经济高效的方式将 MIPI M-PHY V3.0 功能添加到任何 SOC。
-
芯动 MIPI D-PHY DSI/CSI PHY + Controller
芯动科技 D-PHY 支持 MIPI D-PHY V1.2 标准的电气部分，涵盖所有传输模式 (ULP/LP/HS)。此 IP 以经济高效的方式将 MIPI D-PHY 功能添加到在通信和消费电子领域中广泛使用的任何 SoC。芯动科技 CSI-2 控制器实施 MIPI CSI-2 V1.3 协议。CSI-2 链路协议规范是 MIPI 联盟标准定义的一组通信协议的一部分，旨在用于移动系统芯片到芯片的通信。CSI-2 规范专门针对摄像头到图像应用处理器的通信。芯动科技 DSI-2 控制器实施 MIPI DSI-2 V1.0 协议。DSI-2 链路协议规范是 MIPI® 联盟定义的一组通信协议的一部分，旨在用于移动系统芯片到芯片的通信。 MIPI DSI 规范专门针对图像应用处理器中的显示通信。芯动科技 I/O 和 ESD 也内置在一个矩形封装中，适用于任何配置。它针对高速应用进行了优化，具有强
-
芯动 MIPI C/D-PHY
D-PHY 和 C-PHY 支持 MIPI D-PHY V2.0 标准和 MIPI C-PHY V1.1 标准的电气部分，涵盖所有传输模式 (ULP/LP/HS)。此 IP 以经济高效的方式将 MIPI D-PHY 和 MIPI C-PHY 功能添加到通信和消费电子领域中使用的任何 SoC。芯动科技 CSI-2Controller 实施 MIPI CSI-2 V1.3 协议。CSI-2 链路协议规范是 MIPI Alliance 标准定义的一组通信协议的一部分，旨在用于移动系统芯片到芯片的通信。CSI-2 规范专门针对摄像头到图像应用处理器的通信。芯动科技 DSI-2 Controller 实施 MIPI DSI-2 V1.0 协议。 DSI-2 链路协议规范是 MIPI® 联盟定义的一组通信协议的一部分，旨在用于移动系统芯片到芯片的通信。MIPI DSI 规范针对图像应用处理器中的显示通
-
芯动 DP/eDP
芯动科技 DP/eDP IP 专为在视频源设备和显示设备之间传输或接收视频和音频信号而设计，完全符合 DP1.4 和 eDP1.4 规范。提供 PHY 和控制器解决方案。芯动科技 eDP/DP IP 为 DisplayPort 和 Embedded DisplayPort 接口提供可靠的实现，可集成到多媒体设备中使用的 SOC 中芯动科技 eDP/DP TX IP 用于将视频、音频和辅助数据从视频源设备传输到显示设备。它包含数字控制器和物理层。数字控制器处理输入的视频和音频数据，并将编码数据输出到物理层。物理层包含主链路、AUX 通道、PLL 和偏置电路，可将并行数据转换为串行流。芯动科技 eDP/DP RX IP 用于从 DP/eDP 源设备接收和恢复视频和音频数据。它还包含物理层和数字控制器。物理层将接收到的串行流转换为数字并行数据并输出到数字控制器。数字控制器解码并行数据并恢复视频和
-
芯动 HDMI2.1/2.0/1.4
芯动科技 HDMI IP 专为在视频源设备和显示设备之间传输或接收视频和音频信号而设计，完全符合 HDMI2.1/2.0/1.4 和 DVI1.0 规范。提供 PHY 和控制器解决方案。芯动科技 HDMI IP 为 HDMI 接口提供可靠的实现，可集成到多媒体设备中使用的 SoC 中。芯动科技 HDMI TX IP 用于将视频和音频数据从视频源设备传输到显示设备。它包含数字控制器和物理层。数字控制器处理输入的视频、音频数据，并将编码数据输出到物理层。物理层包含时钟通道、数据通道、PLL 和偏置电路，将并行数据转换为串行流。芯动科技 HDMI RX IP 用于接收和恢复来自 HDMI 源设备的视频和音频数据。它还包含物理层和数字控制器。物理层将接收到的串行流转换为数字并行数据并输出到数字控制器。数字控制器解码并行数据并恢复视频和音频信息。
-
芯动 USB2.0/eUSB
USB 是大量计算和消费类应用中首选的外设互连标准。芯动科技系统提供全面的软件驱动程序，支持常见的 USB 外设。此外，我们现有的 USB 生态系统包括 USB 硅片供应商、设计 IP 公司以及验证和测试供应商，可有效降低 USB Host 和外设产品制造商的成本。芯动科技 USB 2.0 PHY 符合 UTMI+ Level 3 Revision 1.0（USB 2.0 Transceiver Macrocell Interface Plus）的规范，性能卓越。作为一款集成高速混合信号电路， 芯动科技 USB 2.0 PHY 不仅支持 1.5Mbps 的 LowSpeed (LS) 和 12Mbps 的FullSpeed (FS)，还支持 480Mbps 的HighSpeed (HS) ，同时保留与 USB1.1 Legacy 的向后兼容性。芯动科技 USB 2.0 PHY 能够处理低级
