芯动科技 LVDS 执行 LVDS TIA/EIA 协议。它具有低压点对点信号接口，使用差分驱动器通过恒定阻抗传输线连接到终端接收器。

芯动科技 LVDS TX PHY 在单个集成电路中包含四个 7 位并行负载串行输出移位寄存器、一个 7x 时钟 PLL 和五个 LVDS 线路驱动器。芯动科技 LVDS RX PHY 包含串行到并行逻辑和 PLL。LVDS TX PHY 和 LVDS RX PHY 都包含寄存器组，可通过 APB 总线由寄存器配置。此外，芯动科技 LVDS TX PHY 和 芯动科技 LVDS RX PHY 都可以从 5 条通道扩展到 n 条通道（n 值由客户提供）。因此，TTL 线路分别延伸。

• 低功耗

• 完全可定制

• 高速集线器使用 VLPI 低延迟

• 面积小

• 集成过程简单

• 可用选项包括

• 测试芯片和测试板

• FPGA 集成支持

• 芯片级集成

• 满足或超过 900mV/1200mV Vcom sub-LVDS 标准的要求

• IP 支持 LVDS IEEE Std1596.3-1996 中描述的完整规范

• 支持字节时钟模式和 DDR 时钟模式

• 支持每通道高达 1.2Gbps 带宽的数据速率

• TTL 模式下每个 pad 的最大数据传输速率为 200Mbps

• 支持整数和小数模式的嵌入式 PLL

• 支持内置 BIST 测试模式

• 支持 1 个时钟通道和可扩展数据通道