芯动科技高性能锁相环（PLL）是一种高速、低抖动的频率合成器，作为 IP 模块开发，旨在缩短模拟前端设计开发中的上市时间、降低风险和成本。它可以基于超宽输入范围的时钟生成稳定的高速时钟。凭借出色的电源噪声抑制能力，该 PLL 非常适合在嘈杂的混合信号 SOC 环境中使用。该 PLL 集成了鉴频鉴相器（PFD）、低通滤波器（LPF）、压控振荡器（Voltage Controlled Oscillator）和其他相关电路。所有基本构建模块和完全的可编程分频器都集成在其核心中。

芯动科技的低功耗分数 N/SSCG PLL 专为需要电源敏感性设计的物联网、移动设备和其他低功耗应用而设计，这些应用需要非整数时钟倍频、可编程时钟合成、时钟跟踪或动态微调，以及扩频时钟生成。该 PLL 专为数字逻辑工艺设计，采用稳健的设计技术，能够在嘈杂的 SoC 环境中工作，如高速通信或低功耗消费类设备或存储器。

• 低功耗

• 低抖动

• 宽频率范围

• 面积小

• 双电源：1.8V（模拟）和 0.75V（数字）可实现出色的电源噪声抑制

• 支持输入参考时钟频率范围从 10MHz 到 500MHz

• 支持 PFD 频率范围从 10MHz 到 100MHz

• 支持 VCO 频率范围从 1GHz 到 3.2GHz

• 低抖动

• 内置锁定检测器可指示频率锁定状态