开源芯片系列讲座第31期
RISC-V 正在重塑嵌入式开发的格局。本课程专为希望快速切入 RISC-V 赛道的开发者设计。我们将剥离复杂的理论迷雾，直击核心，深度剖析 RISC-V 的 ISA 特性、特权模式及启动流程。更重要的是，通过 Milk-V·Meles 和 Allwinner D1 两款极具代表性的 64位开发板，带领学员亲手完成从 OpenSBI 到 Linux 系统的完整构建与启动。
了解详细
鹭岛论坛开源芯片系列
-
-
开源芯片系列讲座第30期
处理器芯片是计算机系统的重要组成部分。“一生一芯”计划将指导学生从零开始设计一款RISC-V处理器芯片，在其上运行自己开发的系统软件和演示程序，并通过开源EDA工具完成物理设计流程。 “一生一芯”计划的学习内容课程覆盖计算机系统全栈抽象层，从应用程序、运行时环境、简易操作系统、指令集，到处理器微结构设计、RTL开发、综合、布局布线、时序分析，最终生成晶体管层次的可流片GDSII版图。 本报告将重点介绍“一生一芯”的教学方案，阐述如何指导学生了解从应用程序到晶体管之间每一层抽象层之间的关联，从而培养学生的计算机系统软硬件协同能力和处理器芯片前后端全链条设计能力。
了解详细 -
开源芯片系列讲座第29期
本报告介绍了在AI时代，RISC-V指令集的发展机会和趋势，以及奕斯伟计算的RISC-V AI芯片特性和创新点。 另外，也展示了奕斯伟计算针对单板计算机、视频转码、AI服务器加速、AI PC和智能视频分析等场景下的各种产品和对应解决方案。
了解详细 -
开源芯片系列讲座第28期
RISC-V是一种开放（Open）指令集架构（ISA）标准。本报告探讨了RISC-V 指令集架构标准区别于其它主流ISA的不同特点，以及这些特点对于国产微处理器芯片（CPU）的重要意义。 作为一个实际案例，本报告介绍了超睿科技最新推出的64位RISC-V高性能通用微处理器芯片UR-DP1000。UR-DP1000支持RV64GCBHX 指令集，集成8个自研UR-CP100处理器核，采用12nm工艺，工作频率2.0-2.3GHz，TDP功耗30W。其单核SPECint2006与SPECfp2006性能分别达到10.4/GHz和12.0/GHz。相较于同类产品，UR-DP1000在性能和功耗方面具有优势。 本报告介绍了UR-DP1000的SoC架构与UR-CP100处理器核微架构，同时介绍了其Benchmark性能、软件生态以及典型应用场景。
了解详细 -
开源芯片系列讲座第27期
RISC-V的开源特性吸引了学术界和产业界的广泛关注，其模块化设计和扩展能力更是迎合了AI应用的定制化需求。为降低软硬件设计成本，建立统一的RISC-V AI生态，针对AI领域的指令集标准化迫在眉睫。本次报告将介绍最新的RVV解耦的RISC-V Matrix/AI指令集草案，详细分析指令集架构及其开源实现，并介绍RISC-V社区Matrix指令集的标准化进展。
了解详细 -
开源芯片系列讲座第26期
RISC-V的开放性和模块化设计使得研究人员、开发者和企业能够自由地使用、扩展和优化这一架构，推动了计算机硬件与软件技术的共同进步，RISC-V 编译器的开发成为了推动这一生态系统发展的重要环节。开发 RISC-V 编译器的目的是为了充分利用这一开源架构的优势，提升代码执行效率，优化硬件资源的利用，进而推动更高效、更灵活的计算解决方案的实现。通过不断优化和改进编译器，我们不仅可以提高 RISC-V 平台上应用程序的性能，还能够加速 RISC-V 生态系统的成熟与壮大。ESWIN 深度参与了GCC编译器的研发，在过去的一年中及时支持了RISC-V 新定稿的扩展指令集，并将其贡献到GNU GCC社区，是GCC Zc，Zicond，Crypto Vector，bf16等扩展和特性的主要贡献者。本次报告为大家分享 ESWIN在RISC-V GCC 工具链上的一些实践工作。
了解详细 -
开源芯片系列讲座第25期
随着以AI应用为代表的高性能算力芯片应用场景不断产生多样化需求，RISC-V架构正依靠其开放开源的优势，成为算力芯片架构创新的主要技术基础。目前，包括RISC-V国际基金会在内的整个RISC-V生态正围绕高性能场景的实际需求，在指令集标准完善、软硬件生态构建、标杆产品研发等层面开展合作与创新攻关。本次报告将主要分享RISC-V在高性能通用计算领域的进展，介绍RISC-V处理器内核指令集和系统平台最新规范，并共同探讨RISC-V在高性能领域面临的挑战与解决方案。
了解详细 -
开源芯片系列讲座第24期
存算一体是一种先进的计算架构技术，以克服传统冯诺依曼架构中计算单元与存储单元分离导致的“内存墙”问题。基于SRAM的存算一体技术在智能计算中具有高能效、高密度等优势，近年来在AI芯片设计中得到众多关注。本报告将介绍SRAM存算一体在3D场景重建、扩散文生图、AI边缘训练等计算架构的设计案例，相关结果通过流片等方式验证能效收益并在国际旗舰学术会议发表。
了解详细 -
开源芯片系列讲座第23期
随着芯片设计复杂度的上升，传统的平铺式设计已经不能满足大系统、大模型的设计需求。立体分层的设计模式将会更好的实现代码复用、系统立体分层设计与低代码设计。Robei EDA工具是我国比较领先的数字前端设计工具，在可视化、分层立体设计、自动代码生成、快速设计仿真以及所见即所得的例化上面拥有独到的设计。基于Robei EDA的工具，可以降低约50%的代码编写，降低错误率，进而提升设计速度，提升设计质量。基于Robei EDA打造了RISC-V三级流水MCU（已经量产流片）、图像卷积、滤波器等设计。同时，面向同行业，若贝提供基于RISC-V指令集自主研发的架构，配合自研外设SPI/QSPI、UART、IIC、Hyper-Ram、PWM、DMA、RTC等，可以为产业界提供高度可定制的SOC整体设计方案，降低企业打造自己芯片的IP购买成本、人力投入成本、试错成本，加速设计工期，快速完成芯片的量产交付。
了解详细 -
开源芯片系列讲座第22期
随着芯片规模增大和半导体工艺进步，同步电路中时钟所带来的问题日益突出。与其相比，异步电路不依赖全局时钟，通过电路逻辑事件实现操作，具有无时钟偏移、模块化程度高、功耗低和电磁兼容性强等优势。本团队基于异步的特性和优势，提出了一种多层级异步微流水线结构，并研究了新型异步超标量指令级细粒度控制方法。利用此方法代替了时钟，提升处理器性能以及标量宽度，降低动态功耗，实现了以数据为中心的模块启用。
了解详细