芯动 PUF Security
物理不可克隆功能(PUF)是一种“数字指纹”,可作为微处理器等半导体设备的唯一标识。PUF基于半导体制造过程中自然发生的物理变化,这使得区分设计相同的半导体成为可能。PUF通常用于加密以及对安全性要求较高的应用中。PUF在集成电路中实现,它利用每个芯片的随机特性生成随机密钥或安全ID,这是每个芯片独有的“胎记”,并解决了系统的信任根源问题。
芯动科技针对AI时代高性能芯片的设计需求,正式推出LPDDR6/LPDDR5X PHY与内存控制器。该方案专为低功耗与超高速应用打造,100%遵循JEDEC发布的LPDDR6/5X标准规范。
芯动科技LPDDR6/5X IP集成DDR专用高性能 I/O,关键时序同步模块(TSM),以及可编程精细粒度控制的低功耗、低抖动 DLL,可在多样化LPDDR6/5X接口应用场景(如不同负载、温度及电压波动环境)下,稳定实现内存交互的高可靠性与能效比最优化,满足芯片长期运行的严苛需求。
在LPDDR6工作模式下,解决方案中双协议兼容的LPDDR6/5X Combo PHY核心组件,可实现单通道14.4Gbps的峰值传输速率,为需同时满足 “极致带宽” 与 “低功耗” 的核心应用场景提供内存接口层面的关键技术支撑,典型场景包括AI推理与训练芯片、高阶自动驾驶域控制器、高端消费电子及高性能存储系统。
提供IP一站式服务,支撑自定义和集成服务(包含前端设计,后端服务,SIPI和PKG等仿真分析,ATE测试支持等)
支持最新的JESD209-6 LPDDR6 DRAM标准和最新的JESD209-5 LPDDR5 DRAM标准并持续跟随最新的协议变化
提供DDR控制器和PHY的完整解决方案,低延迟,高带宽
IP支持硬件自动化training流程和PVT自动补偿机制
完整的软件化和开放的IP bring up驱动覆盖各种测试场景加速产品推向市场
通过ASIL-D最高等级认证,支持车规级应用
创新性PHY架构设计,抗噪声能力强,提供最佳时序裕度和完成的信号完整性解决方案
LPDDR6新增功能
支持最高可达14.4Gbp/s的IO速度
支持ECS功能(自动和手动两种模式)和LINK ECC功能
支持System Meta Function Mode
支持Dual Bank Refresh模式/Per Bank Refresh模式/All Bank Refresh模式,并支持单个和突发模式
支持LPDDR6的读改写功能以支持Mask Write操作
支持动态写入NT-ODT
支持DVFSL模式
支持X24/X48 Burst模式
支持LPDDR6 normal 模式和dynamic/static efficiency模式
LPDDR6/5通用功能
灵活的数据位宽扩展,支持从x12到x48(LPDDR6)及x16到x32 (LPDDR5X),满足不同系统设计需求
内置性能监测器
支持Tx pre-emphasis和Rx DFE,有效提升信号完整性
支持LPDDR5X WCK模式和Link ECC功能
支持PoP和分立存储器封装
支持各种低功耗模式,支持DFS和retention模式
支持单Rank和多Rank配置
支持自动PVT补偿和时序校准功能
支持 At-speed BIST、Scan Insertion、PAD和Internal Loopback模式
支持多种低功耗模式(IDLE自动门控,颗粒的self refresh/power down模式和掉电retention模式)
低抖动,具有出色的噪声抑制
支持APB/AHB/AXI等作为寄存器配置接口
![]()