IP库

芯动 GDDR7 PHY 和控制器

时间:2026-04-28
点击:77
收藏
简介

芯动科技的 GDDR7 PHY 完全符合 JEDEC GDDR7 标准,支持高达 32Gbps 的 PAM3 GDDR7。在 PAM3 模式下,每个字节由十个 DQ 信号和一个 DQE 信号组成,同时 GDDR7 还支持 NRZ IO 信号模式以实现低功耗运行。 

芯动科技 GDDR7 PHY 每引脚速度高达 32Gbps,每个存储设备的最大带宽可达 128Gbps。该 PHY 支持先进的 FinFET 工艺节点,以满足高端客户的集成需求。


特性

亮点

-芯动 GDDR7 IP 已设计完成,并将在 2024 年第三季度进行硅验证

-高带宽、支持所有先进工艺(从14/12nm 到 3nm)

-提供封装和 PCB 服务,支持高达 32Gbps 的 速率

-全方位支持:IP 集成、封装/测试、系统优化和生产支持

 

功能

GDDR7 数据速率高达 32Gbps

GDDR6 数据速率高达 20Gbps

支持 PAM3/NRZ 兼容

驱动强度和 ODT 自动校准

PHY 独立自动/手动 Command/Address training

PHY 独立自动 ERR training

PHY 独立自动/手动 Read training

PHY 独立 RX VREF training

PHY 独立自动/手动 Write training

支持自定义和 LFSR training

支持 RCK 单端或差分端

支持 ERR 信号通信功能

支持突发长度:16 个符号 (PAM3) 或 32 个 (NRZ)

支持读/写 CRC、CA 奇偶校验

支持读取和写入延迟配置

支持每比特 TX 和 RX 数据相位调整

内置高性能低抖动 PLL

支持温控自刷新率

支持片上 ECC,可报告错误严重性

支持动态 Read/Write training,具有自动刷新同步功能

支持动态电压/温度跟踪校准

支持 4 通道/2 通道模式配置

数据输入支持 Rx DFE 均衡技术,可配置每个引脚 Receiver 特性

支持 Tx De-emphasis EQ 和 Rx DFE EQ,以提高信号完整性

支持独立的 TX/RX/CMD 延迟线

支持 FR4 PCB 材料

可选封装/PCB 设计和 SI/PI 分析服务


结构图表

GDDR7-32Gbps PAM3 眼图