基于赛昉科技RISC-V CPU IP和Interconnect Fabric IP，构建高性能、高带宽、低延迟的系统解决方案平台。

方案组成

• RISC-V 高性能内核

• 高速的支持缓存一致性NoC IP⸺  昉·星路-700 (StarNoC-700)

• RISC-V Debug Module 调试接口

• RISC-V 中断控制器（PLIC、CLINT）

• 功耗管理、安全性、虚拟化、IO 一致性（IO Coherency）和内存子系统

方案亮点

• 支持所有主要的RISC-V 标准扩展（RV64GCBH）

• 支持符合RISC-V 标准的中断、Debug 和Trace 规范

• 支持高性能、高扩展性缓存一致性的NoC 连接CPU Core 与系统组件，实现高速、低功耗、• 低延迟，最多可支持256 核的SoC 采用独立的数据NoC 和控制NoC

• 可轻松将AMBA 接口和现有IP 结合利用

• 安全解决方案‒RISC-V 可信执行环境（TEE）、RISC-V 安全启动、安全调试

• CPU Cluster 支持先进的功耗管理：每个内核和每个Cluster 均支持动态频率调整（DFS）电源状态（ON/OFF/Retention)、 温度/ 电压传感器、性能监视器

• 经过电源功耗优化后实现高效和高性能内核