芯动 PUF Security
物理不可克隆功能(PUF)是一种“数字指纹”,可作为微处理器等半导体设备的唯一标识。PUF基于半导体制造过程中自然发生的物理变化,这使得区分设计相同的半导体成为可能。PUF通常用于加密以及对安全性要求较高的应用中。PUF在集成电路中实现,它利用每个芯片的随机特性生成随机密钥或安全ID,这是每个芯片独有的“胎记”,并解决了系统的信任根源问题。
昉·天枢-90 是一款支持丰富的RISC-V扩展,使能边缘、云计算和高性能计算应用的商业级64位RISC-V CPU IP。
设计规格
• SPECint2006: 9.4/GHz
• Dhrystone: 6.5/MHz (Legal)
• ISA:RV64GCBH
• 11+ 级流水线、五发射
• 超标量、深度乱序执行
• 支持多核缓存一致性
功能列表
取指单元(IFU)
• 采用取指令与分支预测解耦的架构
• 取指宽度:16 Byte/Cycle
• 针对返回指令的RAS预测器
• 针对间接跳转指令的IJTP预测器
• 针对条件分支指令的TAGE-Style预测器
主干单元(TKU)
• 5-Way Decode/Rename/Commit
• ROB Entries:160
• 整数物理寄存器个数:160
• 浮点物理寄存器个数:160
整数执行单元(IEU)
• 2条独立的Full ALU单元
• 1条复用MDU资源的Full ALU单元
• 1条独立的分支执行单元
浮点单元(FPU)
• 支持符合IEEE 754-2008浮点标准的32位单精度和64位双精度算术
内存管理单元(MMU)
• 支持RISC-V特权规范定义的Bare、Sv39、Sv48模式
• 32-Entry ITLB全相联(Fully-Associative)
• 48-Entry DTLB全相联
• 1280-Entry 5路组相联(Set Associative)STLB
内存子系统
• L1指令缓存
-可配置的组相联指令缓存
-默认64 KB、4路组相联
-支持指令预取
-可配置奇偶校验
• L1数据缓存
-默认64 KB、4路组相联
-2个Load/Store流水线
-缓存写入策略:回写(Write Back)
-乱序处理,非阻塞缓存设计
-支持自定义CMO指令
-可配置ECC
• L2缓存
-默认2 MB、8路组相联
-支持L2缓存Prefetch
-MESI一致性
-缓存写入策略:回写(Write Back)
-由多个核于Cluster级别上共享
-可配置ECC
PMP&PMA
• PMP支持区域的数量可配置为16、32或64个,最小区域大小为4096字节
• 固定的PMA
硬件性能监视器(HPM)
• 支持符合RISC-V标准的硬件性能监视器
• 协助微架构级别的分析核性能调试
电源管理
• 内核级别的等待(Wait For Interrupt)机制
• 内核级别和Cluster级别的时钟门控
• 内核级别和Cluster级别的低功耗状态(Power ON/OFF/Retention)
• Cluster级别的动态频率调节
平台级中断控制器(PLIC)
• PLIC中断:最多可以支持1024个可配置中断信号,可与内核子系统外部设备相连
• PLIC特权等级:PLIC支持8个特权等级
处理器核局部中断控制器(CLINT)
• 最多可支持32组中断目标或Hart
DEBUG
• 符合RISC-V调试规格的标准调试模块
配套软件
• 裸机SDK
-编译器与工具链,包括基于GCC与LLVM框架的包
-GDB调试器与预编译OpenOCD
-FreeRTOS
-示例项目
• Linux SDK
-基于Yocto的环境
-Kernel 6.6
-主机开发工具
-OpenSBI
-KVM
-Xvisor
• StarFive StarStudio
-为客户提供独立且预编译的IDE
TRACE
• 符合RISC-V Trace规格的标准Trace模块接口
