芯动 PUF Security
物理不可克隆功能(PUF)是一种“数字指纹”,可作为微处理器等半导体设备的唯一标识。PUF基于半导体制造过程中自然发生的物理变化,这使得区分设计相同的半导体成为可能。PUF通常用于加密以及对安全性要求较高的应用中。PUF在集成电路中实现,它利用每个芯片的随机特性生成随机密钥或安全ID,这是每个芯片独有的“胎记”,并解决了系统的信任根源问题。
昉·天枢-83是一款兼容RVA23 Profile, 支持Vector, Vector Crypto扩展,使能高能效应用的商业级64位RISC-V CPU IP。
设计规格
• SPECint2006:9.4/GHz
• Dhrystone: 6.0/MHz (Legal)
• ISA: RV64GCBVH
• 超标量、深度乱序执行
• 10+级流水线、三发射
• 支持多核缓存一致性
• 兼容RVA23
功能列表
向量处理单元(VPU)
• 支持8位,16位,32位,64位整数和16位,32位,64位浮点以及BF16浮点运算
• 支持VLEN=DLEN=256
内存管理单元(MMU)
• 支持RISC-V特权规范定义的Bare、Sv39、Sv48模式
• 可配置奇偶校验
PMP & PMA
• PMP支持区域的数量可配置为16、32或64个,最小区域大小为4096字节
• 支持预定义PMA和Svpbmt
硬件性能监视器(HPM)
• 支持符合RISC-V标准的硬件性能监视器
• 协助微架构级别的分析调试核性能
中断控制器
• PLIC中断最大可以支持1024个可配置中断信号,可与内核子系统外部设备相连
• PLIC支持8个特权等级
• CLINT最多可支持32组中断目标或Hart
Debug & TRACE
• 符合RISC-V调试规格的标准调试模块
• 符合RISC-V Trace规格的标准Trace模块接口
内存子系统
• L1指令缓存
-默认32 KB、4路组相联
-可配置奇偶校验
• L1数据缓存
-默认32 KB、4路组相联
-乱序处理,非阻塞缓存设计
-可配置的ECC
• L2缓存
-由多个核于Cluster级别上共享
-可配置容量大小
• 可配置的ECC
电源管理
• 内核级别的等待(Wait For Interrupt)机制
• 内核级别和Cluster级别的时钟门控
• 内核级别和Cluster级别的低功耗状态(Power ON/OFF/Retention)
