极低功耗的乱序商业级64位RISC-V CPU IP，专为高能效产品设计

昉·天枢-70 CPU IP采用了9+级流水线、三发射、乱序执行的设计，支持丰富的RISC-V指令集RV64GCBH 。昉·天枢-70 SPEC2006int分数可达7.2/GHz， 专为高能效的计算场景而设，满足移动、桌面、人工智能的需求。经过预集成与验证，昉·天枢-70简化了SoC开发工作。昉·天枢-70提供具备内存一致性的Cluster内单核、双核及四核的配置选择，具有高度可扩展性。昉·天枢-70的能效比较同系列的昉·天枢-80高出21%。

设计规格

• SPECint2006 7.2/GHz

• Dhrystone: 6.0/MHz (Legal)

• ISA: RV64GCBH

• 9+级流水线、三发射

• 超标量、深度乱序执行

• 支持多核缓存一致性

• 极低功耗

浮点处理单元（FPU）

• 支持单精度和64位双精度算术

• 1条浮点Pipeline单元

内存管理单元（MMU）

• 支持RISC-V特权规范定义的Bare、Sv39、Sv48模式

• 可配置奇偶校验

PMP&PMA

• PMP支持区域的数量可配置为16、32或64个，最小区域大小为4096字节

• 支持预定义PMA和Svpbmt

硬件性能监视器（HPM）

• 支持符合RISC-V标准的硬件性能监视器

• 协助微架构级别的分析核性能调试

中断控制器

• PLIC中断最大可以支持1024个可配置中断信号，可与内核子系统外部设备相连

• PLIC支持8个特权等级

• CLINT最多可支持32组中断目标或Hart

Debug&TRACE

• 符合RISC-V调试规格的标准调试模块

• 符合RISC-V Trace规格的标准Trace模块接口

内存子系统

• L1指令缓存

-默认32 KB、4路组相联

-可配置奇偶校验

• L1数据缓存

-默认32 KB、4路组相联

-乱序处理，非阻塞缓存设计

-可配置的ECC

• L2缓存

-由多个核于Cluster级别上共享

-可配置容量大小

•可配置的ECC

电源管理

• 内核级别的等待（Wait For Interrupt）机制

• 内核级别和Cluster级别的时钟门控

• 内核级别和Cluster级别的低功耗状态（Power ON/OFF/Retention）

• Cluster级别的动态频率调节