芯动 PUF Security
物理不可克隆功能（PUF）是一种“数字指纹”，可作为微处理器等半导体设备的唯一标识。PUF基于半导体制造过程中自然发生的物理变化，这使得区分设计相同的半导体成为可能。PUF通常用于加密以及对安全性要求较高的应用中。PUF在集成电路中实现，它利用每个芯片的随机特性生成随机密钥或安全ID，这是每个芯片独有的“胎记”，并解决了系统的信任根源问题。
IP库
玄铁XL-200
时间：2025-12-30
点击：252
收藏
简介
XL-200是一款支持多核多Cluster的互联IP，提供最大支持单簇8核（一级级联）和多簇32核（二级级联）的处理器扩展方案，能够有效降低多Cluster系统互联数据传输所需带宽、软件编程难度，减少额外的Cache访问并优化系统功耗。 主要应用于具有多核多簇互联需求的、有高并发算力要求的领域。
特性
规格说明
| 特性 | 说明 |
|---|---|
| Cluster接口 | 采用AMBA4 ACE协议 |
| 一级级联最多支持单簇8核，二级级联最多支持8簇32核 | |
| 同步/异步可选 | |
| 原生支持C920/C908/C908X/R908处理器 | |
| 设备一致性接口Device Coherency Port（DCP） | 采用ACE4-Lite DVM（兼容AXI4）协议 |
| DCP数量0-7个可选 | |
| 位宽128/256 bit可选 | |
| 性能监测单元 | 包含6组性能计数器用于性能检测 |
| 一级级联 L2 Cache 二级级联 L2/L3 Cache | 0/1MB/2MB/3MB/4MB/6MB/8MB可选 |
| 采用16路组相连，特殊大小采用12路组相连 | |
| 与上级Cache采用动态包含性关系 | |
| 支持ECC校验 | |
| 最多支持4 Slice并行访问 | |
| 可配置Tag/Data访问延迟周期数 | |
| 支持软件动态开关，支持二级级联L3 Cache | |
| 支持Retention | |
| Snoop Filter | 512K/1M/2MB/3MB/4MB/6MB/8MB/16MB/32MB可选 |
| 支持MESI一致性协议 | |
| 支持ECC校验 | |
| 主设备接口 | 一级级联支持AXI4（兼容AXI3）/ACE协议，二级级联支持AXI4（兼容AXI3）协议 |
| 位宽128/256-bit可选 | |
| 接口数量1-4个可选 | |
| 低延时外设接口Low Latency Port（LLP） | 采用AXI4（兼容AXI3）协议 |
| 位宽128-bit |
结构图表
相关链接
-
-
芯动 低功耗 ISP
芯动科技的图像信号处理器 (ISP) IP 可处理安防摄像头、智能家居、无人机和汽车应用中的超高清实时图像数据。该 IP 功能全面、性能高、功耗低、面积小、吞吐量高，是向客户提供定制解决方案的理想选择。
-
芯动 DLL
芯动科技 DLL PHY 提供低功耗、高速应用，具有强大的时序和较小的硅片面积。根据参考时钟，可以生成与参考时钟频率相同的精确 0/90/180/270 相位时钟。DLL PHY 组件包含专用于 UMC 28nm 中高达 800Mbps 的实用性和功能性的 DLL、关键时序同步模块 (TSM) 以及具有可编程细粒度控制的低功耗/抖动 DLL，适用于任何 DLL 应用。
