



E802

用户手册

修订版 04

2024-09-02

Copyright © 2023 Hangzhou C-SKY MicroSystems Co., Ltd. All rights reserved.

This document is the property of Hangzhou C-SKY MicroSystems Co., Ltd. and its affiliates ("C-SKY"). This document may only be distributed to: (i) a C-SKY party having a legitimate business need for the information contained herein, or (ii) a non-C-SKY party having a legitimate business need for the information contained herein. No license, expressed or implied, under any patent, copyright or trade secret right is granted or implied by the conveyance of this document. No part of this document may be reproduced, transmitted, transcribed, stored in a retrieval system, translated into any language or computer language, in any form or by any means, electronic, mechanical, magnetic, optical, chemical, manual, or otherwise without the prior written permission of Hangzhou C-SKY MicroSystems Co., Ltd.

Trademarks and Permissions

The C-SKY Logo and all other trademarks indicated as such herein (including XuanTie) are trademarks of Hangzhou C-SKY MicroSystems Co., Ltd. All other products or service names are the property of their respective owners.

Notice

The purchased products, services and features are stipulated by the contract made between C-SKY and the customer. All or part of the products, services and features described in this document may not be within the purchase scope or the usage scope. Unless otherwise specified in the contract, all statements, information, and recommendations in this document are provided "AS IS" without warranties, guarantees or representations of any kind, either express or implied.

The information in this document is subject to change without notice. Every effort has been made in the preparation of this document to ensure accuracy of the contents, but all statements, information, and recommendations in this document do not constitute a warranty of any kind, express or implied.

杭州中天微系统有限公司 Hangzhou C-SKY MicroSystems Co., LTD

Address: Room 201, 2/F, Building 5, No.699 Wangshang Road , Hangzhou, Zhejiang, China

Website: www.xrvm.cn

Copyright © 2023 杭州中天微系统有限公司，保留所有权利。

本文档的所有权及知识产权归属于杭州中天微系统有限公司及其关联公司（下称“中天微”）。本文档仅能分派给：(i) 拥有合法雇佣关系，并需要本文档的信息的中天微员工，或 (ii) 非中天微组织但拥有合法合作关系，并且其需要本文档的信息的合作方。对于本文档，未经杭州中天微系统有限公司明示同意，则不能使用该文档。在未经中天微的书面许可的情形下，不得复制本文档的任何部分，传播、转录、储存在检索系统中或翻译成任何语言或计算机语言。

商标申明

中天微的 LOGO 和其它所有商标（如 XuanTie 玄铁）归杭州中天微系统有限公司及其关联公司所有，未经杭州中天微系统有限公司的书面同意，任何法律实体不得使用中天微的商标或者商业标识。

注意

您购买的产品、服务或特性等应受中天微商业合同和条款的约束，本文档中描述的全部或部分产品、服务或特性可能不在您的购买或使用范围之内。除非合同另有约定，中天微对本文档内容不做任何明示或默示的声明或保证。

由于产品版本升级或其他原因，本文档内容会不定期进行更新。除非另有约定，本文档仅作为使用指导，本文档中的所有陈述、信息和建议不构成任何明示或暗示的担保。杭州中天微系统有限公司不对任何第三方使用本文档产生的损失承担任何法律责任。

杭州中天微系统有限公司 Hangzhou C-SKY MicroSystems Co., LTD

地址：中国浙江省杭州市网商路 699 号 5 号楼 2 楼 201 室

网址：www.xrvm.cn

版本历史

版本	描述	日期
01	第一次正式发布	2020.07.29
02	更新模板	2021.05.18
03	更新模板	2024.03.14
04	手册模板、插图清晰度强化	2024.08.26

玄铁 E802 用户手册

第一章 概述	1
1.1 简介	1
1.2 特点	1
1.3 可配置选项	2
1.4 可测性设计	3
1.5 可调式性设计	3
1.6 命名规则	3
1.6.1 符号	3
1.6.2 术语	5
第二章 微体系结构	6
2.1 结构框图	6
2.2 流水线介绍	7
2.3 可信防护技术	10
2.4 安全抗攻击技术	11
2.5 紧耦合 IP 架构	11
第三章 编程模型	12
3.1 工作模式及寄存器视图	12
3.2 通用寄存器	13
3.2.1 条件码 / 进位标志位	14
3.2.2 二进制代码转译模式	14
3.3 系统控制寄存器	15
3.3.1 处理器状态寄存器 (PSR, CR<0,0>)	16
3.3.2 更新 PSR	18
3.3.3 向量基址寄存器 (VBR, CR<1,0>)	19
3.3.4 异常保留寄存器 (CR<2,0> ~ CR<5,0>)	19
3.3.5 全局控制寄存器 (GCR, CR<11,0>)	19
3.3.6 全局状态寄存器 (GSR, CR<12,0>)	19
3.3.7 产品序号寄存器 (CPUIDRR, CR<13,0>)	19
3.3.8 隐式操作寄存器 (CHR, CR<31,0>)	20
3.3.9 其它控制寄存器	20
3.3.10 普通用户模式通用寄存器 14 (R14(User SP), CR<14,1>)	21

3.3.11	中断指针寄存器 (R14(Int_SP),CR<15,1>)	21
3.4	数据大小端	21
3.5	数据非对齐访问	23
3.6	系统地址映射	23
3.7	内存访问顺序	24
第四章	异常处理	25
4.1	异常处理概述	25
4.2	异常类型	27
4.2.1	重启异常 (向量偏移 0X0)	27
4.2.2	未对齐访问异常 (向量偏移 0X4)	27
4.2.3	访问错误异常 (向量偏移 0X8)	28
4.2.4	非法指令异常 (向量偏移 0X10)	28
4.2.5	特权违反异常 (向量偏移 0X14)	28
4.2.6	断点异常 (向量偏移 0X1C)	28
4.2.7	地址观测异常 (向量偏移 0X1C)	28
4.2.7.1	响应过程	28
4.2.7.2	异常触发条件设置	29
4.2.8	不可恢复错误异常 (向量偏移 0X20)	29
4.2.9	陷阱指令异常 (向量偏移 0X40 - 0X4C)	29
4.2.10	软中断 (向量偏移 0X58)	29
4.3	中断异常	29
4.3.1	向量中断 (INT)	30
4.3.2	中断处理过程	30
4.4	异常优先级	31
4.4.1	发生待处理的异常时调试请求	31
4.5	异常返回	31
第五章	紧耦合 IP	32
5.1	紧耦合 IP 简介	32
5.2	系统计时器	34
5.2.1	简介	34
5.2.2	寄存器定义	35
5.2.2.1	控制和状态寄存器 (CORET_CSR)	35
5.2.2.2	回填值寄存器 (CORET_RVR)	36
5.2.2.3	当前值寄存器 (CORET_CVR)	37
5.2.2.4	校准寄存器 (CORET_CALIB)	38
5.2.3	操作步骤	39
5.2.4	接口信号	39
5.3	矢量中断控制器	41
5.3.1	简介	41
5.3.2	寄存器定义	42

5.3.2.1	中断使能设置寄存器 (VIC_IUSER)	44
5.3.2.2	中断低功耗唤醒设置寄存器 (VIC_IWER)	44
5.3.2.3	中断使能清除寄存器 (VIC_ICER)	45
5.3.2.4	中断低功耗唤醒清除寄存器 (VIC_IWDR)	46
5.3.2.5	中断等待设置寄存器 (VIC_ISPR)	46
5.3.2.6	中断等待清除寄存器 (VIC_ICPR)	47
5.3.2.7	中断响应状态寄存器 (VIC_IABR)	47
5.3.2.8	中断优先级设置寄存器 (VIC_IPR0 ~VIC_IPR31)	48
5.3.2.9	中断状态寄存器 (VIC_ISR)	49
5.3.2.10	中断优先级阈值寄存器 (VIC_IPTR)	50
5.3.2.11	Tspend 中断使能设置寄存器 (VIC_TSPEND)	50
5.3.2.12	Tspend 中断响应状态寄存器 (VIC_TSABR)	51
5.3.2.13	Tspend 中断优先级设置寄存器 (VIC_TSPR)	52
5.3.3	矢量中断处理机制	52
5.3.3.1	中断状态位	53
5.3.3.2	中断优先级	53
5.3.3.3	中断向量号	54
5.3.3.4	中断处理过程	54
5.3.3.5	中断嵌套	56
	中断嵌套优先级条件	56
	中断嵌套时机条件	57
5.3.4	Tspend 中断	59
5.3.5	操作步骤	59
5.3.6	接口信号	59
5.3.7	中断设置示例	62
5.4	功耗管理模块	64
5.4.1	简介	64
5.4.2	寄存器定义	66
5.4.2.1	控制寄存器 (PCR)	66
5.4.3	操作步骤	66
5.4.4	接口信号	67
5.5	高速缓存控制寄存器单元	68
5.5.1	简介	68
5.5.2	寄存器定义	68
5.5.2.1	高速缓存使能寄存器 (CER)	69
5.5.2.2	高速缓存无效寄存器 (CIR)	69
5.5.2.3	可高缓存配置寄存器 0~3 (CRCR)	70
5.5.2.4	寄存器使用说明	71
5.5.3	操作步骤	72
5.5.4	接口信号	72
5.6	调试寄存器映射	74
5.6.1	简介	74

5.6.2	寄存器定义	75
5.6.3	地址观测异常	75
5.6.3.1	简介	75
5.6.3.2	地址观测异常相关寄存器	76
5.6.4	HAD 直接访问内存功能 (DDMA)	77
5.6.4.1	简介	77
5.6.4.2	DDMA 寄存器定义	78
5.6.4.3	DDMA 操作示例	80
第六章	指令集	81
6.1	概述	81
6.2	32 位指令	81
6.2.1	32 位指令功能分类	81
6.2.1.1	数据运算指令	81
6.2.1.2	分支跳转指令	84
6.2.1.3	内存存取指令	85
6.2.1.4	特权指令	85
6.2.1.5	特殊功能指令	86
6.3	16 位指令	86
6.3.1	16 位指令功能分类	87
6.3.1.1	数据运算指令	87
6.3.1.2	分支跳转指令	89
6.3.1.3	内存存取指令	90
6.3.1.4	特权指令	90
6.4	指令集列表	91
6.5	指令执行延迟	95
第七章	内存保护	99
7.1	内存保护单元简介	99
7.2	相关系统控制寄存器	99
7.2.1	内存保护配置寄存器 (CCR, CR<18,0>)	100
7.2.2	访问权限配置寄存器 (CAPR, CR<19,0>)	100
7.2.3	保护区控制寄存器 (PACR, CR<20,0>)	101
7.2.4	保护区选择寄存器 (PRSR, CR<21,0>)	103
7.3	内存访问处理	103
7.4	内存保护单元设置	103
7.4.1	内存保护单元使能	103
7.4.2	内存访问起始地址设置	103
7.5	堆栈保护	104
7.5.1	堆栈保护的相关寄存器	104
7.5.1.1	栈保护控制寄存器 (SGCR, CR<0,4>)	104
7.5.1.2	栈保护上下边界寄存器 (SGTR,CR<1,4>; SGBR,CR<2,4>)	105

7.5.1.3	中断栈保护上下边界寄存器 (SGISTR,CR<6,4>; SGISBR,CR<7,4>)	105
第八章	片上高速缓存	107
8.1	高速缓存简介	107
8.2	相关系统控制寄存器	107
8.2.1	高速缓存使能寄存器 (CER)	108
8.2.2	高速缓存无效寄存器 (CIR)	108
8.2.3	可高缓区配置寄存器 0~3 (CRCR)	109
第九章	总线矩阵与总线接口	111
9.1	简介	111
9.2	系统总线接口	112
9.2.1	特点	112
9.2.2	协议内容	112
9.2.2.1	支持传输类型	113
9.2.2.2	支持响应类型	113
9.2.3	不同总线响应下的行为	113
9.2.4	AHB 协议的接口信号	113
9.2.5	AHB-Lite 协议的接口信号	115
9.3	指令总线接口	116
9.3.1	特点	116
9.3.2	协议内容	116
9.3.2.1	支持传输类型	116
9.3.2.2	支持响应类型	117
9.3.3	不同总线响应下的行为	117
9.3.4	指令总线接口信号	117
9.4	指令与数据的访问顺序	119
第十章	调试接口	120
10.1	概述	120
10.2	外部接口	121
第十一章	工作模式转换	124
11.1	E802 工作模式及其转换	124
11.2	正常工作模式	125
11.3	低功耗模式	125
11.4	调试模式	125
11.4.1	调试模式	125
11.4.2	进入调试模式	125
11.4.3	退出调试模式	126
第十二章	初始化参考代码	127
12.1	MPU 设置示例	127

12.2	高速缓存设置示例	130
12.3	中断使能初始化	131
12.4	通用寄存器初始化示例	131
12.5	堆栈指针初始化示例	132
12.6	异常和中断服务程序入口地址设置示例	133

第十三章 附录 A 指令术语表 **135**

13.1	ADDC——无符号带进位加法指令	135
13.2	ADDI——无符号立即数加法指令	137
13.3	ADDI(SP)——无符号（堆栈指针）立即数加法指令	140
13.4	ADDU——无符号加法指令	142
13.5	AND——按位与指令	144
13.6	ANDI——立即数按位与指令	145
13.7	ANDN——按位非与指令	146
13.8	ANDNI——立即数按位非与指令	147
13.9	ASR——算术右移指令	148
13.10	ASRC——立即数算术右移至 C 位指令	149
13.11	ASRI——立即数算术右移指令	151
13.12	BCLRI——立即数位清零指令	152
13.13	BF——C 为 0 分支指令	154
13.14	BGENI——立即数位产生指令	155
13.15	BKPT——断点指令	156
13.16	BMASKI——立即数位屏蔽产生指令	157
13.17	BMCLR——BCTM 位清零指令	159
13.18	BPOP.H——二进制转译半字压栈指令	160
13.19	BPOP.W——二进制转译字压栈指令	162
13.20	BPUSH.H——二进制转译半字压栈指令	164
13.21	BPUSH.W——二进制转译字压栈指令	166
13.22	BMSET——BCTM 位置位指令	167
13.23	BR——无条件跳转指令	168
13.24	BSETI——立即数位置位指令	170
13.25	BSR——跳转到子程序指令	171
13.26	BT——C 为 1 分支指令	173
13.27	BTSTI——立即数位测试指令	174
13.28	CMPHS——无符号大于等于比较指令	175
13.29	CMPHSI——立即数无符号大于等于比较指令	177
13.30	CMPLT——有符号小于比较指令	179
13.31	CMPLTI——立即数有符号小于比较指令	181
13.32	CMPNE——不等比较指令	183
13.33	CMPNEI——立即数不等比较指令	185
13.34	DECF——C 为 0 立即数减法指令	186
13.35	DECT——C 为 1 立即数减法指令	187

13.36 DOZE——进入低功耗睡眠模式指令	188
13.37 FF0——快速找 0 指令	189
13.38 FF1——快速找 1 指令	190
13.39 GRS——符号产生指令	191
13.40 IDLY——中断识别禁止指令	192
13.41 INCF——C 为 0 立即数加法指令	194
13.42 INCT——C 为 1 立即数加法指令	195
13.43 IPOP——中断出栈指令	196
13.44 IPUSH——中断压栈指令	197
13.45 IXH——索引半字指令	198
13.46 IXW——索引字指令	198
13.47 JMP——寄存器跳转指令	199
13.48 JMPIX——寄存器索引跳转指令	200
13.49 JSR——寄存器跳转到子程序指令	202
13.50 LD.B——无符号扩展字节加载指令	203
13.51 LD.BS——有符号扩展字节加载指令	205
13.52 LD.H——无符号扩展半字加载指令	206
13.53 LD.HS——有符号扩展半字加载指令	207
13.54 LD.W——字加载指令	208
13.55 LDM——连续多字加载指令	211
13.56 LDQ——连续四字加载指令	213
13.57 LRW——存储器读入指令	215
13.58 LSL——逻辑左移指令	217
13.59 LSLC——立即数逻辑左移至 C 位指令	218
13.60 LSLI——立即数逻辑左移指令	220
13.61 LSR——逻辑右移指令	221
13.62 LSRC——立即数逻辑右移至 C 位指令	223
13.63 LSRI——立即数逻辑右移指令	224
13.64 MFCR——控制寄存器读传送指令	225
13.65 MOV——数据传送指令	226
13.66 MOVF——C 为 0 数据传送指令	227
13.67 MOVI——立即数数据传送指令	228
13.68 MOVIH——立即数高位数据传送指令	230
13.69 MOVT——C 为 1 数据传送指令	231
13.70 MTCR——控制寄存器写传送指令	232
13.71 MULT——乘法指令	233
13.72 MVC——C 位传送指令	234
13.73 MVCV——C 位取反传送	235
13.74 NIE——中断嵌套使能指令	236
13.75 NIR——中断嵌套返回指令	237
13.76 NOR——按位或非指令	238
13.77 NOT——按位非指令	240

13.78 OR——按位或指令	241
13.79 ORI——立即数按位或指令	242
13.80 POP——出栈指令	243
13.81 PSRCLR——PSR 位清零指令	247
13.82 PSRSET——PSR 位置位指令	248
13.83 PUSH——压栈指令	250
13.84 REVB——字节倒序指令	254
13.85 REVH——半字节倒序指令	255
13.86 ROTL——循环左移指令	257
13.87 ROTLI——立即数循环左移指令	258
13.88 RSUB——反向减法指令	259
13.89 RTS——子程序返回指令	260
13.90 RTE——异常和普通中断返回指令	261
13.91 SEXTB——字节提取并有符号扩展指令	262
13.92 SEXTH——半字提取并有符号扩展指令	263
13.93 ST.B——字节存储指令	264
13.94 ST.H——半字存储指令	266
13.95 ST.W——字存储指令	268
13.96 STM——连续多字存储指令	270
13.97 STOP——进入低功耗暂停模式指令	272
13.98 STQ——连续四字存储指令	273
13.99 SUBC——无符号带借位减法指令	275
13.100 SUBI——无符号立即数减法指令	276
13.101 SUBI(SP)——无符号（堆栈指针）立即数减法指令	279
13.102 SUBU——无符号减法指令	280
13.103 SYNC——CPU 同步指令	282
13.104 TRAP——操作系统陷阱指令	283
13.105 TST——零测试指令	284
13.106 TSTNBZ——无字节等于零寄存器测试指令	286
13.107 WAIT——进入低功耗等待模式指令	287
13.108 XOR——按位异或指令	288
13.109 XORI——立即数按位异或指令	289
13.110 XSR——扩展右移指令	290
13.111 XTRB0——提取字节 0 并无符号扩展指令	292
13.112 XTRB1——提取字节 1 并无符号扩展指令	293
13.113 XTRB2——提取字节 2 并无符号扩展指令	294
13.114 XTRB3——提取字节 3 并无符号扩展指令	295
13.115 ZEXTB——字节提取并无符号扩展指令	296
13.116 ZEXTH——半字提取并无符号扩展指令	297

第一章 概述

1.1 简介

E802 是中天微系统有限公司自主研发的极低功耗、极低成本嵌入式 CPU 核，以 8 位 CPU 的成本获得 32 位嵌入式 CPU 的运行效率与性能。E802 基于玄铁 CPU V2 自主指令架构，采用 16/32 位混合编码系统，通过精心设计指令系统与流水线硬件结构，具备极低成本、极低功耗和高代码密度等优点。E802 主要针对智能卡、智能电网、低成本微控制器、无线传感网络等嵌入式应用。

E802 采用了 16/32 位混合编码的 RISC 指令集，实现了玄铁 CPU V2 指令架构中 65 条 16 位指令和部分 32 位指令。其中 16 位指令集的优势是低成本、高代码密度，缺点是索引和立即数范围较小；32 位指令集的优势是立即数和相对跳转偏移量宽、操作数多、性能强。在实际使用中，编译器会根据编译优化的实际需求，有选择的选用 16 位和 32 位指令混合。用户在使用汇编时，仅需要按照需求书写统一格式的汇编指令，汇编器会根据实际情况选择 16 位或者 32 位指令，指令宽度对用户透明。

1.2 特点

E802 处理器体系结构的主要特点如下：

- RISC 精简指令结构；
- 32 位数据，16/32 位混合编码指令；
- 2 级顺序执行流水线；
- 可配置的硬件乘法器，支持 1 个周期快速产生乘法结果；
- 单周期指令和数据存储器访问；
- 无延时的分支跳转；
- 支持 AHB-Lite 总线协议，支持可配置的指令总线；
- 支持多种处理器时钟与系统时钟比；
- 支持大端和小端；
- 支持可配置内存保护区域 (0-8)；
- 支持可配置安全扩展单元；

- 支持可配置可信防护技术；
- 支持可配置紧耦合 IP，包括系统计时器，矢量中断控制器等；
- 支持可配置的二进制代码转译机制；
- 支持可配置的高速缓存器，高速缓存容量 2KB、4KB 和 8KB 硬件可配。

E802 在 SMIC 55nm 工艺下性能参数如下：

- 工作频率 50MHz（最恶劣情况）；
- CPU 基本核面积约 12.5K 等效门；
- 动态功耗小于 11 uW/MHz；
- 性能：0.95~1.3DMIPS/MHz。

1.3 可配置选项

E802 可配置选项如 表 1.1 所示。

表 1.1: E802 可配置选项

可配置单元	配置选项	详细
硬件乘法器	无/有	若配置则 1 个周期产生乘法结果，否则要 3-34 周期完成。
内存保护单元	0 到 8 个表项	可以配置为 0-8 个表项，其中 0 表示不实现内存保护单元。
高速缓存器	无 /2K/4K/8K	可以配置为 2KB、4KB、8KB。
可信防护技术	无/有	配置该技术，结合玄铁 CPU 的 SoC 平台技术/系统软件，将提供系统的安全防护功能。
安全抗攻击技术	无/有	配置该技术，将提供针对非侵入式/侵入式硬件攻击的防护。
指令总线	固定包含	仅支持 AHB-Lite，直接输出（Non-Flop-out）方式。
系统总线	兼容 AHB/ 兼容 AHB-Lite	可以配置为兼容 AHB 协议或者兼容 AHB-Lite 协议。 仅支持直接输出（Non-Flop-out）方式。
矢量中断控制器	无 /INT16/INT32	支持硬件中断的嵌套处理。支持 16 个中断源、32 个中断源。
系统计时器	无/有	用于计时。

1.4 可测性设计

E802 支持扫描链测试 (SCAN) 和内建自测试 (BIST)。其中, 扫描链测试用于测试处理器内部的组合和时序逻辑是否存在制造错误, 内建自测试用于测试高速缓存是否存在制造错误。

E802 的扫描链数目可由客户指定。

1.5 可调式性设计

E802 使用 JTAG 标准 (2 线) 设计硬件调试接口。E802 支持所有常见的调试功能, 包括软断点、内存断点, 改寄存器检查和修、存储器检查和修改, 指令单步跟踪与多步跟踪、程序流跟踪等。具体请参考调试接口。

1.6 命名规则

1.6.1 符号

本文档用到的标准符号和操作符如下 [图 1.1](#) 所示。

符号	功能
+	加
-	减
*	乘
/	除
>	大于
<	小于
=	等于
≥	大于或等于
≤	小于或等于
≠	不等于
&	与
	或
⊕	异或
NOT	取反
:	连接
⇒	传输
↔	交换
±	误差
0b0011	二进制数
0x0F	十六进制数

图 1.1: 符号

1.6.2 术语

- 逻辑 1 是指对应于布尔逻辑真的电平值。
- 逻辑 0 是指对应于布尔逻辑伪的电平值。
- 置位是指使得某个或某几个位达到逻辑 1 对应的电平值。
- 清除是指使得某个或某几个位达到逻辑 0 对应的电平值。
- 保留位是为功能的扩展而预留的，没有特殊说明时其值为 0。
- 信号是指通过它的状态或状态间的转换来传递信息的电气值。
- 引脚是表示一种外部电气物理连接，同一个引脚可以连接多个信号。
- 使能是指使某个离散信号处在有效的状态：
 - 低电平有效信号从高电平切换到低电平；
 - 高电平有效信号从低电平切换到高电平。
- 禁止是指使某个处在使能状态的信号状态改变：
 - 低电平有效信号从低电平切换到高电平；
 - 高电平有效信号从高电平切换到低电平。
- LSB 代表最低有效字节,MSB 代表最高有效字节。
存储单元和寄存器当“pad_sysio_bigend_b=0”时采用大端模式，其字节次序是高字节在最低位。一个字中的字节是从最高有效字节（第 31—24 位）开始往下排列。
- 当“pad_sysio_bigend_b=1”时，采用小端模式。
- 信号，位域，控制位的表示都使用一种通用的规则。
- 标识符后来跟着表示范围的数字，从高位到低位表示一组信号，比如 addr[4:0] 就表示一组地址总线，最高位是 addr[4]，最低位是 addr[0]。
单个的标识符就表示单个信号，例如 pad_cpu_rst_b 就表示单独的一个信号。有时候会在标识符后加上数字表示一定的意义，比如 addr15 就表示一组总线中的第 16 位。

第二章 微体系结构

2.1 结构框图




图 2.1: E802 结构图

E802 处理器采用 2 级流水线结构。指令取指阶段主要负责从内存中获取指令，并对 16/32 位变长指令进行译码、复杂指令拆解和调度指令发射到下一级流水线；指令执行阶段主要负责指令的执行和结果的回写。E802 中内存数据的存取划分为两个步骤，分别为地址的产生和内存的访问，最快支持在一个时钟周期内完成存储器的访问。

可配置的内存管理单元支持超级用户自定义内存空间的访问权限，权限划分为：不可读写/只读/可读写，可执行/不可执行，也可以设置为安全区与非安全区。

总线接口单元兼容 AHB-Lite 协议，系统总线接口单元兼容 AHB/AHB-Lite 协议。两个总线都仅支持直接输出 (Non-Flop-out) 方式，系统时钟与 CPU 时钟只能按照 1:1 工作。

硬件辅助调试单元支持各种调试方式，包括软件设置断点方式、内存断点方式、单步和多步指令跟踪等 7 种方式，可在线调试 CPU、通用寄存器（GPR）、协处理器 0（CP0）和内存。

片内外存储资源包括紧耦合存储器接口、片上紧耦合的 IP 接口和系统总线接口。紧耦合存储器接口用于用户自定义功能扩展，片上紧耦合的 IP 接口下设计有中断控制器（VIC）、系统计时器（CoreTIM）、功耗管理单元（PWRM）、高速缓存控制寄存器单元（CRU）和安全扩展单元（SEU）。矢量中断控制器支持 16/32 个中断源，支持电平和脉冲两种中断方式。系统计时器提供 1 个 24 位的循环递减计数器，计数器按照 CPU 时钟或者外部参考时钟递减计数，计数到 0 时产生中断请求。功耗管理模块支持动态功耗和静态功耗的模式控制。高速缓存控制寄存器单元在配置有高速缓存（cache）时负责对其进行控制及操作。E802 同时设计有针对信息安全应用的可配置模块。

E802 处理器实现了二进制代码转译机制，支持对 JAVA 等解释性语言的加速。用户可以通过选用支持该功能的 E802 核，实现对 JAVA 应用的加速。

注解： 详细内容请参考紧耦合 IP 。

2.2 流水线介绍

本节介绍关于 E802 的指令流水线和指令时序信息。

E802 微处理器有 2 级流水线：即指令提取与译码、指令执行与退休。2 级流水线的作用如表 2.1：

表 2.1: 各级流水线作用

流水线名称	缩写	流水线作用
指令提取与译码	IF	1. 访问指令总线； 2. 计算下一条指令的地址； 3. 分支地址计算； 4. 指令预译码； 5. 指令译码； 6. 复杂指令拆解；
指令执行与退休	EX	1. 指令发射； 2. 访问寄存器组； 3. 指令的执行； 4. LOAD/STORE 指令的数据地址的产生； 5. 访问数据总线； 6. 指令执行结果回写。

在流水执行指令的过程中，采用单发射机制，即一个时钟周期至多发射一条指令；同时采用阻塞发射架构，即前一条指令没有执行完成时，后续指令不得发射到执行单元。

单周期指令流水线重叠执行顺序如图 2.2 所示，LOAD、STORE、算术和逻辑指令都属于这类指令。




图 2.2: 单周期指令流水线重叠执行

乘法指令 MULT 需要多个执行周期完成（不可流水操作），如 图 2.3 所示：



图 2.3: 乘法指令 mult 的执行过程

BR,BSR 指令的跳转和条件分支指令，由于采用了提前获取条件位技术，即使出现跳转流水线也不停顿，其执行过程如 图 2.4 所示；




图 2.4: BR, BSR 指令的跳转和条件指令预测正确时的执行过程

JMP 指令（JMP R15 指令除外）至少需要两个周期来填充流水线，其执行过程如 图 2.5 所示：




图 2.5: JMP 指令执行过程

如果跳转指令的目标指令是字未对齐的 32 位指令时，取指需要两次访问指令总线，于是存在至少一个时钟周期的延迟。图 2.6 显示了一条 BR 指令在目标指令是一条 32 位字未对齐指令 ADD 的执行过程：




图 2.6: 跳转指令的目标指令是 32 位字未对齐指令的执行过程

对于访问存储区的指令，可能有等待状态。这会导致所有在访问存储区指令之后的指令处于停止状态，因为采用的是阻塞发射机制，必须等到访问存储区的指令完成之后这些指令才能执行。图 2.7 显示了一条有等待状态的 ld/st 后跟一条无等待状态的 LD/ST 和一条单周期指令 ADD 的执行过程：




图 2.7: 带有等待状态的指令流水执行过程

对于配置 LOAD/STORE 有快速退休机制的 E802，且存储器访问都可以在单周期内完成，其时序图如图 2.8 所示。




图 2.8: 具有快速退休功能的指令流水执行过程

2.3 可信防护技术

E802 面向安全领域，设计了可信防护技术，可用于系统的安全防护，主要特征包括：

- 基于同一物理处理器核，虚拟化出两个世界，分别为安全世界和非安全世界；
- 支持软件形式对存储器和 I/O 空间进行两个世界的空间划分；
- 支持可信中断；
- 支持可信调试；
- 支持可信引导；

具体请参考《E802 安全防护技术手册》。

2.4 安全抗攻击技术

为增强安全性，E802 处理器实现了一系列安全机制。这些安全机制耦合在处理器核、总线接口单元和片上存储器中，能够提升 E802 处理器在时间攻击、功耗分析攻击、错误注入和缓冲区溢出等主要攻击手段下的防护能力。在有效抵御攻击的同时，E802 处理器的安全机制硬件资源小，性能与功耗可控。

具体请参考《E802 安全机制用户手册》。

2.5 紧耦合 IP 架构

为了提高 E802 的系统集成度，方便用户集成与开发，E802 实现了一系列与 CPU 核关系密切的系统 IP，这些 IP 统称为紧耦合 IP (Tightly Coupled IP, TCIP)。E802 的紧耦合 IP 包括系统计时器 CoreTim、矢量中断控制器 VIC、功耗管理单元 PWRM、高速缓存控制寄存器单元 CRU 和安全扩展单元 SEU。

矢量中断控制器的主要特征包括：

- 中断数量硬件可配置，支持 16/32 个中断源；
- 中断优先级软件可定义，可定义 4 个级别优先级；
- 支持硬件中断嵌套；
- 支持电平和脉冲两种中断源信号。


系统计时器的主要特征包括：

- 1 个 24 位的计数器；
- 支持输入时钟可选择，可以选择 CPU 时钟或外部输入时钟；
- 支持中断产生。

具体请参考紧耦合 IP。

第三章 编程模型

3.1 工作模式及寄存器视图



1: 可配置资源;
2: 仅在二进制代码转译机制中实现

图 3.1: 编程模型

E802 定义了两种编程模式：超级用户模式和普通用户模式。当 PSR 内的 S 位被置位，处理器就在超级用户模式下执行程序。处理器复位后工作在超级用户模式下。

两种运行模式对应不同的操作权限，区别主要体现在三个方面：

- 1) 对控制寄存器的访问；

- 2) 特权指令的使用;
- 3) 对紧耦合 IP 的控制寄存器访问。普通用户模式只允许访问通用寄存器; 超级用户模式可以访问所有的通用寄存器和控制寄存器。用户程序因此可以避免接触特权信息, 而操作系统通过协调与用户程序的行为来为用户程序提供管理和服务。超级用户模式下可以访问所有紧耦合 IP 的控制寄存器, 用于调度 CPU 资源。

普通用户模式下可以访问普通用户堆栈指针 (后续段落简称 user SP)。在普通用户模式下不能访问超级用户堆栈指针 (后续段落简称 spv SP) 和中断指针 (INT SP)。

普通用户模式下可以访问链接寄存器 (后续段落简称 LR), 该 LR 与超级用户模式共享。

普通用户模式下, 条件/进位位 (C) 位于 PSR 的最低位, 可以被访问和更改, 是 PSR 中唯一能在普通用户模式下被访问的数据位。

普通用户模式可以使用绝大多数的指令, 除了对系统产生重大影响的特权指令如 STOP, DOZE, WAIT, MFCR, MTCR, PSRSET, PSRLCR, RTE 之外。普通用户模式可以通过使用 TRAP #n 指令来进入超级用户模式。

超级用户模式下可以访问所有通用寄存器以及控制寄存器。在超级用户模式下可以访问 user SP 和 spv SP。如果用户需要在超级用户模式下访问 user SP, 则需要使用 mtcx rx cr<14,1> 和 mfcr rz cr<14,1> 来实现, 访问 int sp 则需要使用 mtcx rx cr<15,1> 和 mfcr rz cr<15,1> 来实现。

超级用户模式下可以使用 E802 支持的所有指令。

3.2 通用寄存器

表 3.1 列出了普通用户编程模式下的一些寄存器:

- 16 个 32 位通用寄存器 (R15~R0);
- 条件码 / 进位标志位 (C bit);
- 二进制转译堆栈栈底寄存器 R23 (二进制代码转译机制时实现);
- 二进制转译堆栈栈顶寄存器 R24 (二进制代码转译机制时实现);
- 二进制转译堆栈栈针寄存器 R25 (二进制代码转译机制时实现);
- 软件向量基址寄存器 R30 (二进制代码转译机制时实现)。

表 3.1: 普通用户编程模式寄存器

名称	功能
R0	不确定, 函数调用时第一个参数
R1	不确定, 函数调用时第二个参数
R2	不确定, 函数调用时第三个参数
R3	不确定, 函数调用时第四个参数

下页继续

表 3.1 – 续上页

名称	功能
R4	不确定
R5	不确定
R6	不确定
R7	不确定
R8	不确定
R9	不确定
R10	不确定
R11	不确定
R12	不确定
R13	不确定
R14(user)	堆栈指针（普通用户编程模式）
R15(user)	链接寄存器
R23(fp')	二进制转译堆栈栈底寄存器（二进制代码转译机制时实现）
R24(top)	二进制转译堆栈栈顶寄存器（二进制代码转译机制时实现）
R25(bsp)	二进制转译堆栈栈针寄存器（二进制代码转译机制时实现）
R30(svbr)	软件向量基址寄存器（二进制代码转译机制时实现）
C	条件码/进位标志

通用寄存器包含了指令操作数和结果以及地址信息。软硬件上约定这些通用寄存器做为子程序的链接调用，参数传递以及堆栈指针等功能。

E802 为普通用户模式和超级用户模式分别设计了堆栈指针 R14。普通用户模式只能访问用户程序的 R14 (User SP)；在超级用户模式下，系统软件不仅可以访问系统程序的 R14 (Spv SP)，还可以访问普通用户程序的 R14 (User SP)。超级用户模式下，对通用寄存器 R14 的索引将会使用超级用户模式的寄存器 R14(Spv SP)。若用户要在超级用户模式下访问 R14(User SP)，可通过 MFCCR/MTCCR 访问 CR<14,1> 完成。E802 还为中断模式设置了专用的 R14 (INT SP)，该功能配有使能位，当使能时进入中断后会默认使用 INT SP。普通用户模式下无法访问 INT SP。超级用户模式下可以通过 CR<15,1> 访问 INT SP。

3.2.1 条件码 / 进位标志位

条件码 / 进位标志位代表了一次操作后的进位或条件判断结果。条件码 / 进位标志位能够作为比较操作指令的结果被置位，或者作为另一些高精度算术或逻辑指令的结果被置位。另外，特殊的指令如 XTRB[0-3] 等也会影响条件码 / 进位标志位的值。

3.2.2 二进制代码转译模式

E802 实现了二进制代码转译模式 (Binary Code Translation Mode)，加速 JAVA 等解释性语言的执行。二进制代码转译功能在普通 E802 核基础上增加了以下资源：

- 二进制转译堆栈栈底寄存器 FP'，位于第 23 号通用寄存器 (R23)。

- 二进制转译堆栈栈顶寄存器 TOP，位于第 24 号通用寄存器（R24）。
- 二进制转译堆栈栈针寄存器 BSP，位于第 25 号通用寄存器（R25）。
- 软件矢量基址寄存器 SVBR，位于第 30 号通用寄存器（R30）。
- 二进制代码转译模式位 BM，位于 PSR[2]。
- 增加了 BMSET/BMCLR/JMPIX/BPUSH/BPOP 等指令。

普通用户设置 PSR 的 BM 位使得处理器运行于二进制代码转译模式，通过清除 BM 位使得处理器回到正常模式运行。相比正常模式，二进制代码转译模式将影响加载存储操作的运行。

在二进制代码转译模式下，处理器对加载存储操作的基地址进行合法性检查。一旦二进制堆栈访问溢出（仅限于 BPUSH/BPOP 指令），则内存访问操作不执行并抛出软件异常，处理器将下条指令的 PC 保存至链接寄存器 R15，同时从 SVBR-12（针对二进制堆栈访问溢出）地址获取跳转入口地址并跳转执行。如果二进制堆栈访问未溢出，则内存访问操作正常完成。通过硬件监测，避免了软件在二进制转译中通过软件比较的操作，提高运行速度。

二进制代码转译模式新增的指令具体见附录 A 指令术语表。

3.3 系统控制寄存器

系统程序员用超级用户编程模式来设置系统操作功能，I/O 控制，以及其他受限的操作。

超级用户编程模式由通用寄存器和以下寄存器组成，如图 3.2 所示：

- 1 个超级用户编程模式堆栈指针寄存器（R14）；
- 1 个中断模式下堆栈指针寄存器（R14）*；
- 处理器状态寄存器（PSR）；
- 向量基址寄存器（VBR）；
- 异常保留程序计数器（EPC）；
- 异常保留处理器状态寄存器（EPSR）；
- 32 位全控制寄存器（GCR）（可配置宽度）*；
- 32 位全状态寄存器（GSR）（可配置宽度）*；
- 产品序号寄存器（CPUIDR）；
- 内存保护配置寄存器（CCR）；
- 访问权限配置寄存器（CAPR）*；
- 保护区控制寄存器（PACR）*；
- 保护区选择寄存器（PRSR）*；
- 隐式操作寄存器（CHR）。

注解：可选择寄存器仅在特定配置时有效。




图 3.2: 超级用户编程模式附加资源

3.3.1 处理器状态寄存器 (PSR, CR<0,0>)

处理器状态寄存器 (PSR) 存储了当前处理器的状态和控制信息, 包括 C 位, 中断有效位和其他控制位。在超级用户编程模式下, 软件可以访问处理器状态寄存器 (PSR)。处理器状态寄存器指示处理器处于超级用户模式或者普通用户模式 (S 位)。同样也指出了异常保留寄存器是否可用来保存当前相应的内容, 以及中断申请是否有效等。

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	S	0										VEC [7: 0]				
Reset	1	0										0				

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	00	0	0	0	0	MM	EE	IC	IE	0	0	0	0	BM	0	C
Reset	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

图 3.3: 处理器状态寄存器

S-超级用户模式设置位:

- 当 S 为 0 时, 处理器工作在普通用户模式;
- 当 S 为 1 时, 处理器工作在超级用户模式;

该位在被 reset 和进入异常处理时由硬件置 1。

VEC[7:0]-异常事件向量值:

当异常出现时, 这些位被用来计算异常服务程序向量入口地址, 且会在被 reset 时清零。

MM-不对齐异常掩盖位:

当 MM 为 0 时, 读取或存储的地址不对齐, 处理器会响应该非对齐异常;

当 MM 为 1 时, 读取或存储的地址不对齐, 处理器不会响应该非对齐异常: 若处理器硬件支持非对齐访问, 则处理器使用该非对齐地址对存储器进行非对齐访问; 若处理器硬件不支持非对齐访问, 则处理器将该非对齐地址的低位强行置 0 后对存储器进行对齐访问。在任何情况下, 只要多周期内存访问指令 (如 STM、LDM、PUSH、POP、NIE、NIR、IPUSH、IPOP 等) 发生地址非对齐, 处理器都要响应非对齐异常。

未对齐的具体操作实现如下:

- 地址为 1, 2, 3 的 word 读访问会在总线上出现两次 word 读操作, 地址分别为 0 和 4。
- 地址为 1 的 half word 的读访问, 会出现一次 word 读操作, 地址为 0。
- 地址为 3 的 half word 的读访问, 会出现两次 word 读操作, 地址为 0 和 4。
- 地址为 1 的 word 写操作会在总线上出现地址为 1 的 byte 写, 地址为 2 的 half word 写, 地址为 4 的 byte 写。
- 地址为 2 的 word 写操作会在总线上出现地址为 2 的 half 写, 地址为 4 的 half word 写。
- 地址为 3 的 word 写操作会在总线上出现地址为 3 的 byte 写, 地址为 4 的 half word 写, 地址为 6 的 byte 写。
- 地址为 1 的 half word 写操作会在总线上出现地址为 1 的 byte 写, 地址为 2 的 byte 写。
- 地址为 3 的 half word 写操作会在总线上出现地址为 3 的 byte 写, 地址为 4 的 byte 写。

该位会被 reset 清零。

EE-异常有效控制位:

当 EE 为 0 时, 异常无效, 此时除了普通中断之外的任何异常一旦发生, 都会被 E802 认为是不可恢复的异常;

当 EE 为 1 时, 异常有效, 所有的异常都会正常的响应和使用 EPSR 与 EPC。

该位会被 reset 清零, 也在处理器响应异常时被清零。

IC-中断控制位:

当 IC 为 0 时, 中断只能在指令之间被响应;

当 IC 为 1 时, 表明中断可在长时间、多周期的指令执行完之前被响应;

该位会被 reset 清零, 不受其它异常影响。

IE-中断有效控制位:

当 IE 为 0 时，中断无效，EPC 和 EPSR 都无效；

当 IE 为 1 时，中断有效，（此时 EE 位也需要为 1，否则中断依然无效）；

该位会被 reset 清零，也在处理器响应异常时被清零。

BM-二进制代码转译模式控制位：

当 BM 为 0 时，处理器工作在正常模式；

当 BM 为 1 时，处理器工作在二进制代码转译模式，影响 LD/ST/BPUSH/BPOP 等指令的执行；

该位会被 reset 清零，不受其它异常影响。

注解： 该位在处理器配置了二进制代码转译机制时实现，若处理器不支持该机制，该位恒为 0。

C-条件码 / 进位位

该位用作条件判断位为一些指令服务。

该位会被 reset 清零。

3.3.2 更新 PSR

PSR 可以通过几种不同的方式被更新，对 PSR 中控制位的更改所产生的影响也多种多样。PSR 通常可以通过异常响应，异常处理和执行 PSRSET, PSRCLR, RTE, MTCR 指令被修改，这些修改的实现有五个方面。

- 异常响应和异常处理更新 PSR：

更新 PSR 是异常响应和异常服务程序入口地址计算中的一部分，它将更新 PSR 中 S, VEC, IE, EE 位。对 S, VEC, IE, EE 位的改动优先于异常服务程序向量入口地址的取址。对 VEC 位的改动优先于异常服务程序中的第一条指令的执行。

- RTE 指令更新 PSR：

更新 PSR 作为 rte 指令执行的一部分，可能会对 PSR 中的所有位都改动。其中对 S, IE, EE, BM 的改动优先于对返回 PC 的取址，对 VEC, MM, IC 和 C 位的改动优先于程序返回后第一条指令的执行。

- MTCR 指令更新 PSR：

若目标寄存器是 CR<0,0> 的话，更新 PSR 将会作为 mtcrc 指令执行的一部分。这种更新将可能会改变 PSR 中所有位的值，紧接着的指令、异常事件和中断响应将会采用新的 PSR 值。

- PSRCLR、PSRSET 指令更新 PSR：

更新 PSR 作为 PSRCLR 和 PSRSET 指令执行的一部分，紧接着的指令、异常事件和中断响应将会采用新的 PSR 值。

- BMCLR、BMSET 指令更新 PSR:

更新 PSR 作为 BMCLR 和 BMSET 指令执行的一部分，紧接着的指令、异常事件和中断响应将会采用新的 PSR 值。

3.3.3 向量基址寄存器 (VBR, CR<1,0>)

VBR 寄存器用来保存异常向量的基址。该寄存器包含 22 个高位有效位，10 个保留位（其值为 0）。VBR 的复位值为 0X00000000。




图 3.4: 基址向量寄存器

3.3.4 异常保留寄存器 (CR<2,0> ~ CR<5,0>)

EPSR 和 EPC 这些寄存器在遇到异常情况时被用来保存当前处理器执行的内容。更详细的信息请参考异常处理。

3.3.5 全局控制寄存器 (GCR, CR<11,0>)

全局控制寄存器是用来控制外部设备和事件。它通过芯片口上提供的平行输出接口实现指定控制。一般来说，可以通过简单设置 GCR 来管理功耗，设备控制，事件安排处理以及其它的基本的功能。至于 GCR 中每一位对应的控制功能，用户可以根据情况自行定义。全控制寄存器是可读可写的。在 E802 中全局控制寄存器的位宽是硬件可配置的。

3.3.6 全局状态寄存器 (GSR, CR<12,0>)

全局状态寄存器是用来标记外围设备和事件的。它通过芯片口上提供的输入接口将外部状态送入到 E802 内部，从而实现监测。一般来说，可以通过查看 GSR 来检测外围设备状态和事件。全状态寄存器是只读的。在 E802 中全局状态寄存器的位宽是硬件可配置的。

3.3.7 产品序号寄存器 (CPUIDRR, CR<13,0>)

该寄存器用于存放杭州中天微系统有限公司产品的内部编号。产品序号寄存器是只读的，其复位值由产品本身决定。

3.3.8 隐式操作寄存器 (CHR, CR<31,0>)

CR<31,0> 用以实现处理器内各项隐式操作，在 E802 中，上述隐式操作包括：软件复位功能、中断响应加速功能。

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Reset	SRST_VAL																
	0																
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reset	SRST_VAL	ISE	0										IAE	0			
	0	0	0										0	0			

图 3.5: 隐式操作寄存器

软件复位判定值 SRST_VAL:

当 SRST_VAL 域写入特定值，可实现处理器的软件复位，该特定值默认为 16'hABCD。

软件复位操作会使处理器向外发起一个系统时钟周期的复位请求信号，系统根据该复位请求信号复位处理器。

若处理器在正常运行模式下执行软件复位指令，则处理器将进入复位异常处理器程序（即异常向量号为零的异常服务程序）执行相应操作；若在调试模式下执行该软件复位指令，则处理器保持在调试模式，停在复位异常处理器程序（即异常向量号为零的异常服务程序）的第一条指令。

对该 SRST_VAL 域的读操作将无条件返回 0，另外对该寄存器写入除软件复位对应的特定值之外的任何其他值，将不产生任何效果。

上述软复位操作，需要在处理器异常使能位（即 PSR 中 EE 位）被置位时才能实现复位效果，否则该软复位操作将触发不可恢复异常。

中断指针使能位 ISE:

当 ISE 位为 1 时，中断指针被使能，在处理器发生任意中断（不含 tspending），即异常向量号大于等于 32 时，均使用该指针。

当 ISE 位为 0 时，中断指针没有被使能，在各个状态下均使用原指针。

当 Int_SP 没有被配置时，中断指针使能位默认为 0。

中断响应加速使能位 IAE:

当 IAE 位为 1 时，中断响应投机加速被使能，处理器将启动现场投机保存压栈，加速中断响应；

当 IAE 位为 0 时，中断响应加速不使能。

上述 IAE 位控制的中断响应加速机制，仅在硬件配置有中断嵌套加速指令 NIE、NIR、IPUSH、IPOP 时有效。

3.3.9 其它控制寄存器

E802 的其它控制寄存器还包括：

- 内存保护配置寄存器 (CCR)*;
- 访问权限配置寄存器 (CAPR)*;
- 保护区控制寄存器 (PACR)*;
- 保护区选择寄存器 (PRSR)*。

其中，内存保护配置寄存器 (CCR)、访问权限配置寄存器 (CAPR)*、保护区控制寄存器 (PACR)*、保护区选择寄存器 (PRSR)* 是和内存保护单元设置相关的控制寄存器，在 CPU 配置内存保护单元时有效，具体的控制寄存器定义请参考内存保护。

3.3.10 普通用户模式通用寄存器 14 (R14(User SP), CR<14,1>)

在超级用户模式下，普通用户模式通用寄存器 14 映射为控制寄存器 CR<14,1>，即超级用户通过访问 CR<14,1> 可以访问普通用户模式堆栈指针寄存器。

3.3.11 中断指针寄存器 (R14(Int_SP), CR<15,1>)

E802 可选择配置中断指针 (Int_SP) 用于在不同线程下共享中断堆栈空间，以节省堆栈总开销。如配置且 ISE 使能，则仅在中断 (不含 tspending) 中，即向量号大于等于 32 时使用该指针，硬件压栈及其余时刻均使用原指针。

在非中断的超级用户态下，该寄存器映射为控制寄存器 CR<15,1>，即超级用户可通过访问 CR<15,1> 访问中断堆栈指针寄存器。

3.4 数据大小端

E802 支持标准补码的 2 进制整数。每个指令操作数的长度可以明确地编码在程序中 (load/store 指令)，也可以隐含在指令操作中 (index operation, byte extraction)。通常，指令使用 32 位操作数，产生 32 位结果。

E802 的存储器可以配置成大端模式或小端模式。在大端模式下，字 0 的最高位字节放在地址 0 上。而在小端模式 (缺省模式) 下，字 0 的最高位字节放在地址 3 上。在寄存器中，第 31 位是最高位。




图 3.6: 内存中的数据组织形式




图 3.7: 寄存器中的数据组织结构

3.5 数据非对齐访问

E802 硬件可配置支持数据非对齐访问，具体参考未对齐访问异常（向量偏移 $0X4$ ）。

3.6 系统地址映射

为了方便系统集成与开发，E802 对 4GB 的内存空间进行了地址划分与功能指定。总线矩阵单元对内存访问（指令或数据访问）地址进行仲裁并分发到不同的总线上。E802 推荐的系统地址划分及功能如表 3.2 所示。为了让 SOC 设计更加灵活，芯片厂商也可以自己定义总线地址空间的划分，通过配置 `pad_bmu_iahbl_base`, `pad_bmu_iahbl_mask` 来达到目的。具体配置方法详见片上高速缓存。

表 3.2: 地址划分图

名称	内存地址空间	功能
指令总线	0x00000000 ~ 0x1FFFFFFF	存放指令
系统总线	0x20000000 ~ 0xDFFFFFFF	功能由系统开发者定义 可以存放指令、数据以及系统 IP
紧耦合 IP 总线	0xE0000000 ~ 0XFFFFFFF	紧耦合 IP 的访问地址空间
系统总线	0xF0000000 ~ 0XFFFFFFF	功能由系统开发者定义 可以存放指令、数据以及系统 IP

E802 的总线矩阵单元只根据内存访问地址进行仲裁，而不关心内存访问类型（指令访问/数据访问/紧耦合 IP 访问）。无论取指请求还是取数据请求都可以访问任一总线及存储器空间。编程者必须保证内存访问地址的正确性，以确保成功访问目标存储器。譬如：在配置了指令总线的 E802 中，如果指令访问地址落在了 `[0x20000000,0x40000000]`，总线矩阵单元将把指令访问请求分发到系统总线上，并从系统总线存储器中访问。

E802 具有高度的可配置型，用户可以根据应用选择实现指令总线以及紧耦合 IP 总线的任意一个或多个，总线的配置方式对内存访问的影响如表 3.3 所示

表 3.3: 地址划分图-2

名称	可配置性	配置情况对内存访问的影响	
指令总线	固定包含	位于 <code>[0x00000000-0x1FFFFFFF]</code> 的内存访问将分发到指令总线上。	
系统总线	固定包含	对系统总线空间的访问均被分发到系统总线上。	
紧耦合 IP 总线	可配置	实现	位于 <code>[0xE0000000~ 0XFFFFFFF]</code> 的内存访问将分发到紧耦合 IP 总线上。
		不实现	位于 <code>[0xE0000000~ 0XFFFFFFF]</code> 的内存访问将分发到系统总线上。
系统总线	固定包含	对系统总线空间的访问均被分发到系统总线上。	

以上对指令总线的访问只会发生在不可高缓的区域或者高速缓存缺失的情况下。

3.7 内存访问顺序

E802 设计了多总线接口，系统的集成者可在总线上外接不同的存储器。由于不同总线上的存储器设备的访问延时不同，为了便于用户开发，E802 在硬件设计上保证了内存访问指令严格按照汇编指令的顺序依次完成，避免了用户以软件的方式保证内存访问的顺序。

譬如，如下两条指令序列，Ins A 访问系统总线的存储器，Ins B 访问指令总线的存储器。假设系统总线存储器的访问延时远大于指令总线存储器，为了保证指令按照程序的顺序完成，硬件保证 Ins A 指令执行完毕，才允许 Ins B 指令执行。

Ins A: ld r4, (r7)

Ins B: ld r5, (r14)

第四章 异常处理

异常处理 (包括指令异常和外部中断) 是处理器的一项重要技术, 在某些异常事件产生时, 用来使处理器转入对这些事件的处理。这些事件包括硬件错误、指令执行错误、和用户请求服务等等。本章主要描述异常种类、异常优先级、异常向量表、异常返回和总线错误恢复等内容。

4.1 异常处理概述

异常处理是处理器根据内部或外部的异常事件从正常的程序处理转入特定的异常处理程序。引起异常的外部事件包括: 外部设备的中断请求、读写访问错误和硬件重启; 引起异常的内部事件包括: 非法指令、非对齐错误 (misaligned error)、特权异常, TRAP 和 BKPT 指令正常执行时也会产生异常。而且, 非法指令、LD 和 ST 访问的地址没有对齐还有用户模式下执行特权指令都会产生异常。异常处理利用异常向量表跳转到异常服务程序的入口。

异常处理的关键就是在异常发生时, 保存 CPU 当前指令运行的状态, 在退出异常处理时恢复异常处理前的状态。异常能够在指令流水线的各个阶段被识别, 并使后面的指令不会改变 CPU 的状态。异常在指令的边界上被处理, 即 CPU 在指令退休时响应中断, 并保存退出异常处理时下一条被执行的指令的地址。即使异常指令退休前被识别, 异常也要在相应的指令退休时才会被处理。为了异常处理不影响 CPU 的性能, CPU 在异常处理结束后要避免重复执行以前的指令。E802 根据异常识别时的指令是否完成决定异常地址寄存器存储哪一条指令的地址。例如, 如果异常事件是外部中断服务请求, 被中断的指令将正常退休并改变 CPU 的状态, 它的下一条指令的地址 (PC+2/PC+4, 根据当前指令是 16 位或 32 位决定 +2 或者 +4) 将被保存在异常地址寄存器 (EPC) 中作为中断返回时指令的入口; 如果异常事件是由访问错误指令产生的, 因为这条指令不能完成, 它将异常退休但不改变 CPU 的状态 (即不改变寄存器的值), 这条访问错误地址指令的地址 (PC) 将被保存在异常地址寄存器 (EPC) 中, CPU 从中断服务程序返回时继续执行这条访问错误指令。

异常按以下步骤被处理:

第一步, 处理器保存 PSR 和 PC 到影子寄存器 (EPSR 和 EPC) 中。

第二步, 将 PSR 中的超级用户模式设置位 S 位置 1 (不管发生异常时处理器处于哪种运行模式), 使处理器进入超级用户模式。

第三步, 将 PSR 中的异常向量号 VEC 域更新为当前发生的异常向量号, 标识异常类别以及支持共享异常服务的情况。

第四步，将 PSR 中的异常使能位 EE 位清零，禁止异常响应。在 EE 为零时发生的任何异常（除了普通中断），处理器都将其作为不可恢复错误异常处理。不可恢复的错误异常发生时，EPSR 和 EPC 也会被更新。

第五步，将 PSR 中的中断使能位 IE 位清零，禁止响应中断。

以上 2-4 步，同时发生。

第六步，处理器首先根据 PSR 中的异常向量号计算得到异常入口地址，然后用该地址获得异常服务程序的第一条指令的地址。将异常向量乘以 4 后加上异常向量基准地址（存在向量基准地址寄存器 VBR 中，当 VBR 不存在时该值恒为零）即得到异常入口地址，以该异常入口地址从存储器中读取一个字，并将该字的 [31:1] 装载到程序计数器中作为异常服务程序的第一条指令的地址（PC 的最低位始终是 0，与异常向量表中取得的异常入口地址值的最低位无关）。对于向量中断，异常向量由外部的中断控制器提供；对于其它的异常，处理器根据内部逻辑决定异常向量。

最后一步，处理器从异常服务程序的第一条指令处开始执行并将 CPU 的控制权转交给异常服务程序，开始异常的处理。

所有的异常向量存放在超级用户地址空间，并以指令空间索引访问。在处理器地址映射中，只有重启向量是固定的。一旦处理器完成初始化，如果配置有 VBR，则允许异常向量表的基准地址被重载。

E802 支持 256 个字节的向量表包含 64 个异常向量（见表 4.1）。开始的 30 号向量是用作在处理器内部识别的向量。31 号向量保留。其余的 32 个向量是留给外部设备的。外部设备通过 8 位的中断向量和中断请求使处理器响应中断服务。处理器响应中断请求时锁存这个中断向量。

表 4.1: 异常向量分配

向量号	向量偏移（十六进制）	向量分配
0	000	重启异常。
1	004	未对齐访问异常。
2	008	访问错误异常。
3	00C	保留。
4	010	非法指令异常。
5	014	特权违反异常。
6	018	保留。
7	01C	断点异常，地址观测异常
8	020	不可恢复错误异常。
9 ~ 15	024 ~ 03C	保留。
16 - 19	040 ~ 04C	陷阱指令异常（TRAP # 0~3）。
20 ~ 21	050 ~ 054	保留。
22	058	Tspend 中断
23 ~ 30	05C ~ 078	保留。
31	07C	保留
32 ~ 55	080 ~ FC	保留给向量中断控制器使用。

4.2 异常类型

本节描述外部中断异常和在 E802 内部产生的异常。E802 处理的异常有以下几类：

- 重启异常；
- 未对齐访问异常；
- 访问错误异常；
- 非法指令异常；
- 特权违反异常；
- 断点异常；
- 地址观测异常；
- 不可恢复错误异常；
- 陷阱指令异常；
- 软中断；
- 向量中断。

4.2.1 重启异常（向量偏移 0X0）

重启异常是所有异常中优先级最高的，它是用于系统初始化和发生重大故障后恢复系统。重启会中止处理器的所有操作，被中止的操作是不可恢复的。重启也在测试时用于初始化扫描链和时钟控制逻辑中锁存器的值，它也同时对处理器进行上电初始化。

重启异常设置 PSR (S) 为高电平使处理器工作在超级用户模式。重启异常也会把 PSR (IE) 和 PSR (EE) 清零以禁止异常及中断响应。同时，VBR (向量基准寄存器) 也被清零，异常向量表的基准地址就是 0X00000000，CPU 从异常向量表中以偏移地址 0X0 为偏移地址读取异常向量，并把它装载到程序计数器 (PC)。异常处理器把控制权转移到 PC 指向的地址。

4.2.2 未对齐访问异常（向量偏移 0X4）

处理器试图在与访问大小不一致的地址边界上执行访问操作，就会发生地址未对齐访问异常。通过设置 PSR (MM)，可以屏蔽该异常，屏蔽后处理器忽略对数据的对齐检查。MM 位被设置后，若处理器硬件支持非对齐访问，则处理器使用该非对齐地址对存储器进行非对齐访问；若处理器硬件不支持非对齐访问，则处理器将该非对齐地址的低位强行置 0 后对存储器进行对齐访问。EPC 指向试图进行未对齐访问的指令。E802 的未对齐访问异常只可能发生在数据访问上。

在任何情况下，如果拆分数据访问指令（如 LDM、STM、PUSH、POP、NIE、NIR、IPUSH、IPOP 等）发生地址非对齐，处理器都要响应非对齐访问异常。

4.2.3 访问错误异常 (向量偏移 0X8)

如果外部总线接口访问错误返回信号 (如 pad_biu_hresp[1:0]=1), 就意味着访问发生了异常。当访问 MPU 保护的区域出现访问错误时, 也会产生访问错误异常。当栈保护使能时, 发生越栈访问, 也会发生访问错误异常。EPC 指向该次总线请求对应的指令。

总线上的错误都会引起访问错误异常, 使处理器进行异常处理。

4.2.4 非法指令异常 (向量偏移 0X10)

如果在译码时发现了非法指令或没有实现的指令, E802 不会执行该指令, 而是响应非法指令异常。EPC 指向该非法指令。

4.2.5 特权违反异常 (向量偏移 0X14)

为了保护系统安全, 一些指令被授予了特权, 它们只能在超级用户模式下被执行。试图在用户模式下执行下面的特权指令都会产生特权违反异常: MFCR、MTCR、PSRSET、PSRCLR、RTE、STOP、WAIT、DOZE。

处理器如果发现了特权违反异常, 在执行该指令前进行异常处理。EPC 指向该特权指令。

4.2.6 断点异常 (向量偏移 0X1C)

E802 在 HAD 控制和状态寄存器 CSR 的 FDB 位为 0 时执行到断点指令 BKPT 会响应断点异常。EPC 指向触发本次断点异常的 BKPT 指令。

4.2.7 地址观测异常 (向量偏移 0X1C)

为了满足操作系统层面对应用的调试需求, 并且脱离 jtag 的硬件限制, 更自由的使用硬件调试功能, E802 在 HAD 控制和状态寄存器 CSR 的 MBEE 位为 1 时, 内存硬断点的发生将产生异常请求, 请求进入地址观测异常。

4.2.7.1 响应过程

地址观测异常和其他异常响应大体类似, 但也有一些区别, 响应过程如下:

1. 将发生异常时的 PSR 更新到 EPSR 中。
2. 将 PC 保存到 EPC 中。需要注意的是, 指令断点保存的是 current PC, 而数据断点将保存 next PC。
3. 当 EE 位为 1 时, 若满足地址观测异常响应条件, 触发异常, 异常向量号为 7
4. 当 EE 位为 0 时, 若满足地址观测异常响应条件, 不立即触发异常, 而由硬件设置 DP 位表示有等待响应的地址观测异常, 等待 EE 位被置 1 后延迟触发。

5. 异常优先级为最高。

4.2.7.2 异常触发条件设置

该异常控制寄存器共用了 HAD 内部的硬件断点设置寄存器，该组寄存器可以通过 JTAG 接口进行读写，为了实现程序直接配置，CPU 内部将该组寄存器映射到了 TCIP 接口上。CPU 可以通过执行程序对相应地址进行读写来进行配置，无需再依靠 JTAG 端口。

具体配置地址观测异常相关内容请参考[紧耦合 IP](#)。需要注意的是，TCIP 只有超级用户模式有访问权限。

4.2.8 不可恢复错误异常（向量偏移 0X20）

当 PSR (EE) 为零时，除复位异常外的其他异常会产生不可恢复的异常，因为这时用于异常恢复的信息（存于 EPC 和 EPSR）可能由于不可恢复的错误而被重写。

由于软件在 PSR (EE) 为零时应该排除了异常事件发生的可能，此不可恢复错误异常一般意味着有系统错误。在异常服务程序中，引起不可恢复错误异常的异常类型是不确定的。

4.2.9 陷阱指令异常（向量偏移 0X40 - 0X4C）

一些指令可以用来显示地产生陷阱异常。TRAP # n 指令可以强制产生异常，它可以用于用户程序的系统调用。在异常服务程序中，EPC 指向 TRAP 指令。

4.2.10 软中断（向量偏移 0X58）

如果硬件配置有 VIC，玄铁 CPU 支持软中断（TSpending 中断），异常向量号为 22，具体配置方法参考[紧耦合 IP](#)。

4.3 中断异常

当外部设备需要向处理器请求服务或发送处理器需要的信息时，它可以用中断请求信号和相应的中断向量信号向处理器请求中断异常。

一般中断在指令的边界上被确认。如果 PSR (IC) 位设置了，部分多周期指令包括 LDM、STM、PUSH、POP、IPUSH、IPOP、LDQ32、STQ32，可以被中断而不等它们完成，从而缩短中断响应延时。多周期指令 NIE 不可响应中断，NIR 只在指令执行的末尾响应中断，不能被 PSR (IC) 位打断。

4.3.1 向量中断 (INT)

如果 PSR (IE) 被清零, 中断输入信号被屏蔽, 处理器不响应异常。普通中断使用 EPSR 和 EPC 这一组异常影子寄存器, 它也可以被 PSR (EE) 屏蔽。当中断有效时, 处理器通过专门的信号提供中断向量号, 它可以是 32 - 255 中的任意一个 (不允许使用 0 - 31)。

4.3.2 中断处理过程




图 4.1: 中断处理过程

在图 4.1 中, 当中断向量号已经准备好时, 拉低 pad_cpu_int_b 中断信号线。如果没有配置 VIC 单元, 则 sys_clk 采样一个周期 (T1=1cyc) 后拉低 intc_cpu_int_b 向 CPU 发送中断请求; 如果配置有 VIC 则需要用 cpu_clk 经过两个周期进行采样和优先级的判断 (T1=2cyc), 之后才能向 CPU 发送中断请求。该信号经 CPU 内部时钟 cpu_clk 的上升沿采样后, CPU 内部收到中断, 并根据向量信号取得中断向量。在外部系统均能在一个周期内响应的条件下, 响应中断后, CPU 需要四个周期 (T2=4cyc) 才能发出中断服务程序第一条指令的取指令请求, 进入中断服务程序。在中断服务程序中, 应该由软件清除外部中断源, 即拉高中断有效信号, 此信号亦需 CPU 及外部两个时钟依次采样后才会退出中断。

E802 可配置中断加速功能。在 CPU 响应中断后, 即开始投机执行 NIE, IPUSH 指令。如中断服务程序也首先执行这两条指令, 则在外部系统均能在一个周期内响应的条件下能够节省五个周期的时间。如果发生投机预测错误, 访问异常或调试请求, 则中止中断加速功能。

如配置相应的中断控制器，则支持多个中断来源，可分别设置其对应的中断优先级并实现中断嵌套功能。更详细的中断机制及接口信号说明可参考《玄铁 E802 集成手册》和紧耦合 IP。

4.4 异常优先级

在表 4.2 中，根据异常的特性和被处理的先后关系，E802 把优先级分为 5 级。在表 4.2 中，1 代表最高优先级，5 代表了最低优先级。值得注意的是，在第 4,5 组中，几个异常共享一个优先级，因为它们之间相互有排斥性。

在 E802 里，多个异常可以同时发生。重启异常是很特别的，它有最高的优先级。

所有其它的异常按图表 4-3 中的优先级关系进行处理。

如果 PSR (EE) 被清零了，当异常发生时，处理器处理的是不可恢复异常。

如果多个异常同时发生，拥有最高优先级的异常最先被处理。处理器在异常返回后，重新执行产生异常的指令时，其余的异常可以重现。

表 4.2: 异常优先级

优先级	异常与它相关的优先级	特征
1	重启异常	处理器中止所有程序运行，初始化系统。
2	不对齐错误	在相关的指令退休后，处理器保存上下文并处理异常。
3	中断	如果 IC=0，中断在指令退休后被响应； 如果 IC=1，处理器允许中断在指令完成之前就被响应。
4	不可恢复错误异常 访问错误	在相关的指令退休后，处理器保存上下文并处理异常。
5	非法指令 特权异常 陷阱指令 断点指令	在相关的指令退休后，处理器保存上下文并处理异常。

4.4.1 发生待处理的异常时调试请求

处理器如果在异常发生的同时接收到了调试请求信号，先进入调试模式。异常延后处理，直到处理器退出调试模式和产生异常的指令重新被执行。

4.5 异常返回

根据正在处理的异常类型，处理器通过执行 rte 指令从异常服务程序中返回。rte 指令利用保存在 EPSR 和 EPC 影子寄存器中的上下文从异常服务程序中返回。

第五章 紧耦合 IP

5.1 紧耦合 IP 简介

为了提高 E802 的系统集成度，方便用户集成与使用，E802 实现了一系列与处理器关系密切的系统关键 IP，这些 IP 统称为紧耦合 IP (Tightly Coupled IP, TCIP)。E802 的紧耦合 IP 包括系统计时器 CoreTim、矢量中断控制器 VIC、功耗管理模块 PWRM、片内高速缓存控制寄存器单元 CRU。这些紧耦合 IP 配合 E802，外加存储器等少量资源，便可以组成一款最小功能的 SoC 系统，提高了用户使用 E802 的便捷性，减少了 E802 的开发与应用成本。E802 的紧耦合 IP 主要功能如表 5.1，系统结构图如图 5.1。

表 5.1: 紧耦合 IP 主要功能

IP 名	主要功能
系统计时器	完成系统的计时功能，可在低功耗时唤醒 CPU
矢量中断控制器	完成中断的收集、仲裁、硬件嵌套以及与处理器的交互
功耗管理模块	控制 E802 的峰值功耗和平均功耗
片内高速缓存控制寄存器单元	设置 E802 片内高速缓存，如开关 Cache，配置可高缓的区域等
调试寄存器映射区	能通过 TCIP 来控制调试寄存器




图 5.1: 紧耦合 IP 的系统结构图

与传统 IP 不同，紧耦合 IP 通过专用的紧耦合 IP 总线接口与处理器相连，无需通过系统总线访问。其中，紧耦合 IP 总线接口直接与内核的总线互联单元（Bus Matrix Unit, BMU）相连，支持单个 CPU 时钟周期的紧耦合 IP 访问传输，不仅提高了紧耦合 IP 的访问效率，而且提高了系统集成效率。紧耦合 IP 与其它系统 IP 共享统一的内存地址空间，通过传输指令（Load）和存储指令（Store）进行寄存器访问和功能控制。紧耦合 IP 的内存地址分配如表 5.2 所示。

表 5.2: 紧耦合 IP 的内存地址分配

IP 名	内存地址空间
系统计时器	0xE000E010 ~ 0xE000E0FF
矢量中断控制器	0xE000E100 ~ 0xE000ECFF
功耗管理模块	0xE000EF90 ~ 0xE000EF9F
片内高速缓存控制寄存器单元	0xE000F000 ~ 0xE000FFFF
调试寄存器映射	0xE0011000 ~ 0xE001117C

紧耦合 IP 除了通过专用总线接口与 E802 发生通信，紧耦合 IP 还以直接相连的方式与处理器进行功能交互。其中，矢量中断控制器将仲裁之后的中断信息传送给处理器并接受处理器返回的中断响应信号；片内高速缓存位于 E802 总线互联单元（BMU）和指令总线接口单元（I-AHBL）之间；功耗管理单元直接对 E802 两级流水线进行控制以调整处理器功耗。

紧耦合 IP 的所有控制寄存器都是 32-bit 的寄存器，因此只能通过以 word 为单位进行访问传输，任何以 half-word 或者 byte 为单位的访问都将造成不可预期的错误，并且紧耦合 IP 寄存器只支持小端格式。所有对紧耦合 IP 寄存器的访问均需在超级用户模式下才可进行，在普通用户模式下访问会产生访问错误异常。

5.2 系统计时器

5.2.1 简介

系统计时器是 E802 的一个可选模块，它主要用于计时。系统计时器提供了一个简单易用的 24 位循环递减的计数器，当系统计时器使能时，计数器开始工作。当计数器递减到 0 时，系统计时器会向矢量中断控制器发起中断请求，申请获得处理器响应并处理系统计时器的事务。系统计时器的结构框图如图 5.2 所示。




图 5.2: 系统计时器结构图

5.2.2 寄存器定义

系统计时器每一个寄存器宽度是 32 位，寄存器地址空间为：

表 5.3: 系统计时器寄存器定义

地址	名称	类型	初始值	描述
0xE000E010	CORET_CSR	读/写	0x00000004	控制状态寄存器
0xE000E014	CORET_RVR	读/写	~	回填值寄存器
0xE000E018	CORET_CVR	读/写	~	当前值寄存器
0xE000E01C	CORET_CALIB	只读	~	校准寄存器
0xE000E020 ~ 0xE000E0FF	~	~	~	保留

5.2.2.1 控制和状态寄存器 (CORET_CSR)

CORET_CSR 是系统计时器的控制和状态寄存器如 图 5.3 所示，CORET_CSR 寄存器的位说明如 表 5.4 所示。




图 5.3: 系统计时器控制与状态寄存器

表 5.4: 系统计时器控制与状态寄存器域描述

位	类型	名称	描述
31:17	~	~	保留
16	只读	COUNTFLAG	表示在上一次读此寄存器后计数器是否计数到 0: 0: 计数器还没有计数到 0 1: 计数器已经计数到 0 在计数器的值由 1 变到 0 时, COUNTFLAG 会被置位。 读 CSR 寄存器以及任何写 CVR 寄存器会使 COUNT-FLAG 清零。
15:3	~	~	保留
2	读/写	CLKSOURCE	表示系统计时器的时钟源: 0: 用可选的外部参考时钟作为计数器的时钟源 1: 用内部时钟作为计数器的时钟源 如果没有外部时钟, 读此位将返回 1, 写此位没有任何作用。外部参考时钟频率必须小于或等于内部时钟频率的一半。
1	读/写	TICKINT	表示计数到 0 时系统计时器是否触发中断: 0: 计数到 0 时系统计时器不会触发中断 1: 计数到 0 时系统计时器将触发中断 写 CVR 寄存器会使计数器清零, 但该方法不会导致系统计时器触发中断。
0	读/写	ENABLE	表示系统计时器的使能状态位: 0: 计数器没有使能 1: 计数器使能

5.2.2.2 回填值寄存器 (CORET_RVR)

CORET_RVR 寄存器用于在每一次计数循环开始时给 CORET_CVR 寄存器赋值, CORET_RVR 寄存器及其位说明如图 5.4, 表 5.5 所示。




图 5.4: 系统计时器回填值寄存器

表 5.5: 系统计时器回填值寄存器域描述

位	名称	描述
31:24	~	保留。
23:0	RELOAD	在计数器计数到 0 时, RELOAD 值会被赋给 CORET_CVR 寄存器。向 CORET_RVR 寄存器写 0 会使计数器在完成当前次计数后停止工作, 此后计数器的值将一直保持为 0。 当使用外部参考时钟使能计数器后, RELOAD 值通过外部时钟赋值给 CORET_CVR, 因此必须在确保 RELOAD 赋值成功, 计数器正常计数开始后 (即 CORET_CVR 变为非 0 值时), 才可以将 CORET_RVR 置为 0, 从而让计数器在完成当前次计数后停止工作, 否则计数器将无法开始计数。

如何计算 RELOAD 值?

RELOAD 的正常取值范围在 0x1-0x00FFFFFF 之间。要产生一个周期为 N 个计数时钟周期的计时器, RELOAD 的值需要被赋为 N-1。比如要在每 100 计数时钟周期时产生一个 CoreTim 中断, 需要给 RELOAD 赋值 99。

5.2.2.3 当前值寄存器 (CORET_CVR)

CORET_CVR 包含了系统计时器的当前值, CORET_CVR 寄存器及其位说明如图 5.5, 表 5.6 所示。




图 5.5: 系统计时器当前值寄存器

表 5.6: 系统计时器当前值寄存器域描述

位	名称	描述
31:24	~	保留。
23:0	CURRENT	它指示了计数器在被读取时的值。 写 CORET_CVR 寄存器会同时使此寄存器和 CORET_CSR 寄存器中的 COUNTFL AG 状态位清零, 进一步, 它会导致系统计时器在下一个时钟周期取出寄存器 CORET_RVR 的值并赋给 CORET_CVR。 注意: 写 CORET_CVR 不会导致系统计时器触发中断, 读 CORET_CVR 会返回当前计数器的值。

5.2.2.4 校准寄存器 (CORET_CALIB)

CORET_CALIB 寄存器描述了系统计时器的校准功能。它的复位值跟具体实现相关：需要从设备提供商提供的文档里得到关于 CORET_CALIB 位信息的含义，以及 CORET_CALIB 寄存器中的计时器校验值 TENMS。根据 TENMS 这个校准值，软件可以通过将这个值乘上一定的比例，从而得到其他不同的计数周期，此计数周期必须在计数器的取值范围之内；CORET_CALIB 寄存器及其位说明如图 5.6，表 5.7 所示。




图 5.6: 系统计时器校准寄存器

表 5.7: 系统计时器校准寄存器域描述

位	名称	描述
31	NOREF	表示设备是否实现了外部参考时钟： 0: 设备有外部参考时钟； 1: 设备没有外部参考时钟。 当这位是 1 时，CORET_CSR 寄存器的 CLKSOURCE 位固定为 1，不能被改写。
30	SKEW	表示 10ms 校准值是否准确无误： 0:10ms 校准值准确无误； 1:10ms 校准值由于时钟频率的问题而有误差。
29:24	~	保留。
23:0	TENMS	用以表示 10ms 时间对应的回填值。根据 SKEW 具体值的不同，它可能表示完全准确的 10ms 值或者最接近 10ms 的值。 如果这个域的值是 0，表示校准值未知。这可能是由于参考时钟是一个未知的输入或者是动态变化的。

注意： 如果将 CORET_RVR 设置为 0，那么 CoreTim 计数器将在下一回合停止工作，而不管计数器的使能位状态。

SYST_CVR 寄存器的值在复位时是未知的。在使能 CoreTim 计数器之前，软件必须先将需要的计数值写入 CORET_RVR 寄存器，然后再向 CORET_CVR 写入任意值，后一操作会使 CORET_CVR 的值清零。这样在使能计数器后，计数器就可以读取 CORET_RVR 并从这个值开始向下计数，从而避免了从一个任意的值开始计数。

5.2.3 操作步骤

由于系统计时器中 CORET_RVR 和 CORET_CVR 两个寄存器没有复位值，在系统计时器工作之前，必须按照下列步骤进行操作：

- 1) 向 CORET_RVR 寄存器里写入需要的回填值；
- 2) 向 CORET_CVR 寄存器里写入任意值从而使它清零；
- 3) 操作 CORET_CSR 寄存器，使能系统计时器。

5.2.4 接口信号

表 5.8: 系统计时器接口信号

信号名	I/O	Reset	定义
紧耦合 IP 总线接口信号：			
tcipif_coretim_sel	I	0	选中信号： 指示选中系统计时器并进行数据传输。 1：指示选中； 0：指示未选中。
tcipif_coretim_addr[15:0]	I	~	地址总线： 16 位地址总线（截取 32 位地址总线的低 16 位），指示访问地址。
tcipif_coretim_write	I	0	读写表示信号： 指示当前 TCIP 访问是读取数据还是写数据： 1：指示是写访问； 0：指示是读访问。
tcipif_coretim_wdata[31:0]	I	~	写数据总线： 32 位写数据总线。
coretim_tcipif_rdata[31:0]	O	~	读数据总线： 32 位读数据总线。
coretim_tcipif_cmplt	O	0	传输完成指示信号： 有效时指示当前传输已完成。
处理器相关信号：			
core_dbgon	I	0	处理器调试模式： 指示处理器处于调试模式。此时，系统计时器停止计时。 1：指示处理器处于调试模式； 0：指示处理器未处于调试模式。
中断信号：			
ctim_pad_int_vld	O	0	中断有效指示信号： 指示系统计时器产生中断，该信号高电平有效。

下页继续

表 5.8 – 续上页

信号名	I/O	Reset	定义
时钟信号:			
forever_cpuck	I	~	提供 CPU 内核工作时钟： CoreTim 中与 CPU 低功耗状态唤醒无关的寄存器均工作于该时钟。
forever_cpuck_nogated	I	~	提供 CPU 内核工作时钟： CoreTim 中与 CPU 低功耗状态唤醒相关的寄存器均工作于该时钟。
pad_ctim_refclk	I	~	CoreTim 的外部参考时钟。 CoreTim 先将 pad_ctim_refclk 同步到 forever_cpuck_nogated 域，然后再采样该信号的上升沿进行计数。 pad_ctim_refclk 的频率必须小于 forever_cpuck_nogated 频率的一半。
pad_ctim_calib[25:0]	I	~	[25] 表示是否提供参考时钟。 0: 提供参考时钟; 1: 没有提供参考时钟。 [24] 表示校准值是否精准。 0: 10ms 校准值是精准的; 1: 10ms 校准值是不精准的。 [23:0] 表示 10ms 时间校准值。
复位信号:			
cpurst_b	I	~	系统计时器复位信号： 低电平时，初始化系统计时器内部。系统计时器采用异步复位方式。
其它信号:			
pad_yy_gate_clk_en_b	I	~	门控时钟使能信号： 只有当这个信号有效时，CoreTim 的内部模块的门控时钟才能有效。 不用该信号时，需要接 1。
pad_yy_test_mode	I	~	进入测试模式： 使 CoreTim 进入测试模式，此时 CoreTim 时钟为测试时钟 (pad_had_jtg_tclk)。只有 CoreTim 进入测试模式，并且处理器输入信号 pad_yy_scan_enable 有效时，才可以通过扫描链进行测试。不用该信号时，需要接 0。

5.3 矢量中断控制器

5.3.1 简介

矢量中断控制器 (VIC) 是一个与 E802 紧耦合的 IP 单元，用于中断的高效处理。矢量中断控制器最大可支持 128 个中断源 (IRQ[127:0])，每个中断源拥有独立软件可编程的中断优先级。矢量中断控制器收集来自不同中断源的中断请求，依据中断优先级对中断请求进行仲裁。最高优先级的中断将获得中断控制权并向处理器发出中断请求。当处理器响应了中断请求，处理器返回中断请求响应信号给 VIC；当处理器退出中断服务程序 (ISR)，处理器返回中断退出信号给 VIC。

矢量中断控制器支持中断嵌套。当处理器正在处理一个中断请求的同时来了一个更高优先级的中断请求，处理器将中断当前中断服务程序的处理，响应该更高优先级的中断请求。在更高优先级的中断请求处理结束时，CPU 返回被打断的中断服务程序继续执行。矢量中断控制器允许高优先级的中断请求抢占低优先级的中断请求，但不允许同级别或者低优先级的中断抢占，保证了中断响应的实时性。

矢量中断控制器的系统结构图如 图 5.7 所示。




图 5.7: 矢量中断控制器系统结构图

矢量中断控制器支持以下功能：

- 中断数量硬件可配，支持 4、8、16、24、32、64、96 和 128；
- 软件通过 8 比特寄存器为每个中断配置优先级，在 E802 中若中断源数量小于或等于 32 个则仅使用 8 位中的最高 2 位有效位表征优先级高低，其余位始终保持为 0；若中断源数量为 64 个则可以使用 8 比特中的最高 3 位来表征 8 个优先级；若中断源数量为 96 或 128 个则可以使用 8 比特中的最高 4 位来表征 16 个优先级。优先级从低到高排列，0 级优先级为最高优先级，P 级 (P=4, 8, 16) 优先级为最低优先级；
- 支持电平和脉冲两种中断源信号；

- 中断在处理的过程中支持优先级的动态调整，通过设置优先级阈值寄存器以较小的硬件代价实现中断优先级的反转；
- 支持中断嵌套，CPU 在执行中断服务程序过程中，允许更高优先级的中断抢占。

5.3.2 寄存器定义

VIC 提供一组 32-bit 的寄存器，各个寄存器的地址空间如 表 5.9 所示。

表 5.9: 矢量中断控制器寄存器定义

地址	名称	类型	初始值	描述
0xE000E100	VIC_ISER0	读/写	0x00000000	中断使能设置寄存器 (0-31 号中断)
0xE000E104	VIC_ISER1	读/写	0x00000000	中断使能设置寄存器 (32-63 号中断)
0xE000E108	VIC_ISER2	读/写	0x00000000	中断使能设置寄存器 (64-95 号中断)
0xE000E10C	VIC_ISER3	读/写	0x00000000	中断使能设置寄存器 (96-127 号中断)
0xE000E110 ~ 0xE000E13F	~	~	~	保留
0xE000E140	VIC_IWER0	读/写	0x00000000	低功耗唤醒设置寄存器 (0-31 号中断)
0xE000E144	VIC_IWER1	读/写	0x00000000	低功耗唤醒设置寄存器 (32-63 号中断)
0xE000E148	VIC_IWER2	读/写	0x00000000	低功耗唤醒设置寄存器 (64-95 号中断)
0xE000E14C	VIC_IWER3	读/写	0x00000000	低功耗唤醒设置寄存器 (96-127 号中断)
0xE000E150 ~ 0xE000E17F	~	~	~	保留
0xE000E180	VIC_ICER0	读/写	0x00000000	中断使能清除寄存器 (0-31 号中断)
0xE000E184	VIC_ICER1	读/写	0x00000000	中断使能清除寄存器 (32-63 号中断)
0xE000E188	VIC_ICER2	读/写	0x00000000	中断使能清除寄存器 (64-95 号中断)
0xE000E18C	VIC_ICER3	读/写	0x00000000	中断使能清除寄存器 (96-127 号中断)
0xE000E190 ~ 0xE000E1BF	~	~	~	保留
0xE000E1C0	VIC_IWDR0	读/写	0x00000000	低功耗唤醒清除寄存器 (0-31 号中断)

下页继续

表 5.9 – 续上页

地址	名称	类型	初始值	描述
0xE000E1C4	VIC_IWDR1	读/写	0x00000000	低功耗唤醒清除寄存器 (32-63 号中断)
0xE000E1C8	VIC_IWDR2	读/写	0x00000000	低功耗唤醒清除寄存器 (64-95 号中断)
0xE000E1CC	VIC_IWDR3	读/写	0x00000000	低功耗唤醒清除寄存器 (96-127 号中断)
0xE000E1D0 ~ 0xE000E1FF	~	~	~	保留
0xE000E200	VIC_ISPR0	读/写	0x00000000	中断等待设置寄存器 (0-31 号中断)
0xE000E204	VIC_ISPR1	读/写	0x00000000	中断等待设置寄存器 (32-63 号中断)
0xE000E208	VIC_ISPR2	读/写	0x00000000	中断等待设置寄存器 (64-95 号中断)
0xE000E20C	VIC_ISPR3	读/写	0x00000000	中断等待设置寄存器 (96-127 号中断)
0xE000E210 ~ 0xE000E27F	~	~	~	保留
0xE000E280	VIC_ICPR0	读/写	0x00000000	中断等待清除寄存器 (0-31 号中断)
0xE000E284	VIC_ICPR1	读/写	0x00000000	中断等待清除寄存器 (32-63 号中断)
0xE000E288	VIC_ICPR2	读/写	0x00000000	中断等待清除寄存器 (64-95 号中断)
0xE000E28C	VIC_ICPR3	读/写	0x00000000	中断等待清除寄存器 (96-127 号中断)
0xE000E290 ~ 0xE000E2FF	~	~	~	保留
0xE000E300	VIC_IABR0	读/写	0x00000000	中断响应状态寄存器 (0-31 号中断)
0xE000E304	VIC_IABR1	读/写	0x00000000	中断响应状态寄存器 (32-63 号中断)
0xE000E308	VIC_IABR2	读/写	0x00000000	中断响应状态寄存器 (64-95 号中断)
0xE000E30C	VIC_IABR3	读/写	0x00000000	中断响应状态寄存器 (96-127 号中断)
0xE000E310 ~ 0xE000E3FF	~	~	~	保留
0xE000E400 ~ 0xE000E47C	VIC_IPR0 ~ VIC_IPR31	读/写	0x00000000	中断优先级设置寄存器
0xE000E480 ~ 0xE000EBFF	~	~	~	保留
0xE000EC00	VIC_ISR	只读	0x00000000	中断状态寄存器

下页继续

表 5.9 – 续上页

地址	名称	类型	初始值	描述
0xE000EC04	VIC_IPTR	读/写	0x00000000	中断优先级阈值寄存器
0xE000EC08	VIC_TSPEND	读/写	0x00000000	Tspending 使能设置寄存器
0xE000EC0C	VIC_TSABR	读/写	0x00000000	Tspending 响应状态寄存器
0xE000EC10	VIC_TSPR	读/写	0x00000000	Tspending 等待设置寄存器
0xE000EC14 ~ 0xE000ECFF	~	~	~	保留

5.3.2.1 中断使能设置寄存器 (VIC_ISER)

VIC_ISER 用于使能各个中断，并且反馈各个中断的使能状态。图 5.8 描述了 VIC_ISER 的位分布，表 5.10 描述了 VIC_ISER 的位定义。



图 5.8: 中断使能设置寄存器

表 5.10: 中断使能设置寄存器域定义

位	名称	描述
31:0	SETENA	设置使用，读取一个或者多个中断的使能状态。每一个位对应相同编号的中断源： 读操作 0 对应中断未使能 1 对应中断已使能。 写操作 0 无效 1 使能对应中断。

如果一个处于等待状态的中断已使能，矢量中断控制器会根据其优先级激活该中断。如果一个中断未使能，该中断即使处于等待状态，矢量中断控制器也不会激活该中断。

5.3.2.2 中断低功耗唤醒设置寄存器 (VIC_IWER)

VIC_IWER 用于使能各个中断的低功耗唤醒功能，并且反馈各个中断低功耗唤醒的使能状态。图 5.9 描述了 VIC_IWER 的位分布，表 5.11 描述了 VIC_IWER 的位定义。



图 5.9: 中断低功耗唤醒设置寄存器

表 5.11: 低功耗唤醒使能设置寄存器域定义

位	名称	描述
31:0	SETENA	设置使用，读取一个或者多个中断低功耗唤醒的使能状态。每一个位对应相同编号的中断源： 读操作 0 对应中断的低功耗唤醒功能未使能。 1 对应中断的低功耗唤醒功能已使能。 写操作 0 无效 1 使能对应中断的低功耗唤醒功能。

如果一个中断的低功耗唤醒功能已使能且该中断处于等待状态，VIC 产生低功耗唤醒请求。如果一个中断的低功耗唤醒功能未使能，即使该中断处于等待状态，VIC 也不产生低功耗唤醒请求。

注意： 中断使能和中断唤醒使能分别控制中断事务和中断唤醒功能。当两者都设置时，一个处于等待状态的中断既产生中断请求又产生低功耗唤醒请求；当只有其中一个使能时，只激活对应的功能；当两者都没有使能时，即使该中断处于等待状态，也不会产生中断请求或低功耗唤醒请求。

5.3.2.3 中断使能清除寄存器 (VIC_ICER)

VIC_ICER 用于清除各个中断的使能，并且反馈各个中断的使能状态。图 5.10 描述了 VIC_ICER 的位分布，表 5.12 描述了 VIC_ICER 的位定义。



图 5.10: 中断使能清除寄存器

表 5.12: 中断使能清除寄存器域描述

位	名称	描述
31:0	CLRENA	清除使用，读取一个或者多个中断的使能状态。每一个位对应相同编号的中断源： 读操作 0 对应中断未使能。 1 对应中断已使能。 写操作 0 无效。 1 清除对应中断的使能。

5.3.2.4 中断低功耗唤醒清除寄存器 (VIC_IWDR)

VIC_IWDR 用于清除各个中断的低功耗唤醒使能，并且反馈各个中断低功耗唤醒的使能状态。图 5.11 描述了 VIC_IWDR 的位分布，表 5.13 描述了 VIC_IWDR 的位定义。



图 5.11: 中断低功耗唤醒清除寄存器

表 5.13: 中断低功耗唤醒清除寄存器域描述

位	名称	描述
31:0	CLRENA	清除使用，读取一个或者多个中断低功耗唤醒的使能状态。每一个位对应相同编号的中断源： 读操作 0 对应中断的低功耗唤醒功能未使能； 1 对应中断的低功耗唤醒功能已使能。 写操作 0 无效； 1 清除使能对应中断的低功耗唤醒功能。

5.3.2.5 中断等待设置寄存器 (VIC_ISPR)

VIC_ISPR 表征设置各个中断到等待状态。图 5.12 描述了 VIC_ISPR 的位分布，表 5.14 描述了 VIC_ISPR 的位定义。



图 5.12: 中断等待设置寄存器

表 5.14: 中断等待设置寄存器域描述

位	名称	描述
31:0	SETPEND	更改一个或多个中断到等待状态。每一个位对应相同编号的中断源： 读操作 0：对应中断未处于等待状态 1：对应中断处于等待状态。 写操作 0：无效。 1：改变对应中断到等待状态。

5.3.2.6 中断等待清除寄存器 (VIC_ICPR)

VIC_ICPR 表征清除各个中断的等待状态。图 5.13 描述了 VIC_ICPR 的位分布，表 5.15 描述了 VIC_ICPR 的位定义。



图 5.13: 中断等待清除寄存器

表 5.15: 中断等待清除寄存器

位	名称	描述
31:0	CLRPEND	清除一个或多个中断的等待状态。每一个位对应相同编号的中断源： 读操作 0 对应中断处于未等待状态； 1 对应中断处于等待状态。 写操作 0 无效； 1 清除对应中断的等待状态。

5.3.2.7 中断响应状态寄存器 (VIC_IABR)

VIC_IABR 用于指示各个中断当前的 Active 状态，是一个供软件查询的寄存器，另外，软件可在初始化 VIC 时，将所有中断的 Active 状态清 0。图 5.14 描述了 VIC_IABR 的位分布，表 5.16 描述了 VIC_IABR 的位定义。



图 5.14: 中断响应状态寄存器

表 5.16: 中断响应状态寄存器域描述

位	名称	描述
31:0	Active	查询位，指示该中断源是否已经被 CPU 响应但还没处理完。每一位对应相同编号的中断源。 读操作 0 没有被 CPU 响应。 1 已经被 CPU 响应但还没处理完。 写操作 0 清除中断的 Active 状态（软件不可对该寄存器写 1，否则会导致不可预期的错误）。

5.3.2.8 中断优先级设置寄存器 (VIC_IPR0 ~VIC_IPR31)

每个中断优先级设置寄存器提供 4 个中断源的优先级设置。根据应用的定义，每个中断源设置区域对应相应的中断源。对于硬件支持 128 个中断源的实现，寄存器从 IPR0 到 IPR31 如图 5.15 所示，图 5.16 描述了描述了中断优先级设置寄存器。

矢量中断控制器根据优先级号选择中断优先级，优先级号越小，优先级越高。如果优先级号相同，根据中断源号决定优先级顺序，号码越小，优先级越高。




图 5.15: 中断优先级设置寄存器整体分布




图 5.16: 中断优先级设置寄存器

如表 5.17 描述了 VIC_IPRn 的位定义。在这张表中，N = 4n，n 为 VIC_IPRn 寄存器编号。如 VIC_IPR2，n 为 2 则 N 为 8。

表 5.17: 中断优先级设置寄存器域描述

优先级阶数	位	名称	描述
2 比特 4 个优先级 (中断数小于等于 32 个)	31:30	PRI_N+3	中断号为 N+3 的优先级，值越小优先级越高。
	29:24	~	保留
	23:22	PRI_N+2	中断号为 N+2 的优先级，值越小优先级越高。
	21:16	~	保留
	15:14	PRI_N+1	中断号为 N+1 的优先级，值越小优先级越高。
	13:8	~	保留
	7:6	PRI_N	中断号为 N 的优先级，值越小优先级越高。
	5:0	~	保留

下页继续

表 5.17 – 续上页

优先级阶数	位	名称	描述
3 比特 8 个优先级 (中断数量为 64 个)	31:29	PRI_N+3	中断号为 N+3 的优先级，值越小优先级越高。
	28:24	~	保留
	23:21	PRI_N+2	中断号为 N+2 的优先级，值越小优先级越高。
	20:16	~	保留
	15:13	PRI_N+1	中断号为 N+1 的优先级，值越小优先级越高。
	12:8	~	保留
	7:5	PRI_N	中断号为 N 的优先级，值越小优先级越高。
	4:0	~	保留
4 比特 16 个优先级 (中断数量为 96 或 128 个)	31:28	PRI_N+3	中断号为 N+3 的优先级，值越小优先级越高。
	27:24	~	保留
	23:20	PRI_N+2	中断号为 N+2 的优先级，值越小优先级越高。
	19:16	~	保留
	15:12	PRI_N+1	中断号为 N+1 的优先级，值越小优先级越高。
	11:8	~	保留
	7:4	PRI_N	中断号为 N 的优先级，值越小优先级越高。
	3:0	~	保留

5.3.2.9 中断状态寄存器 (VIC_ISR)

VIC_ISR 指示了当前 CPU 正在处理的中断向量号和处于等待的优先级最高的中断向量号，该寄存器是一个供软件查询的只读寄存器。图 5.17 描述了 VIC_ISR 的位分布，表 5.18 描述了 VIC_ISR 的位定义。




图 5.17: 中断状态寄存器

表 5.18: 中断状态寄存器域描述

位	名称	描述
31:21	Reserved	保留
20:12	VECTPENDING	指示当前处于等待状态的优先级最高的中断向量号;
11:9	Reserved	保留
8:0	VECTACTIVE	指示 CPU 当前正在处理的中断向量号

5.3.2.10 中断优先级阈值寄存器 (VIC_IPTR)

VIC_IPTR 定义了当前处于等待状态的中断请求能够发起中断抢占的优先级临界值。处于等待状态的中断请求的优先级必须高于 VIC_IPTR 定义的优先级阈值，才能发起中断抢占请求。图 5.18 描述了 VIC_IPTR 的位分布，表 5.19 描述了 VIC_IPTR 的位定义。




图 5.18: 中断优先级阈值寄存器

表 5.19: 中断优先级阈值寄存器域描述

位	名称	描述
31	EN	中断优先级阈值有效位： 0 中断抢占不需要优先级高于阈值； 1 中断抢占需要优先级高于阈值。
30:17	Reserved	保留。
16:8	VECTTHRESHOLD	指示优先级阈值对应的中断向量号。当 VIC 发现 CPU 从 VECTTHRESHOLD 对应的中断服务程序退出时，硬件自动清除中断优先级阈值有效位。
7:0	PRIOTHRESHOLD	指示中断抢占的优先级阈值。 注：E802 中根据配置的中断数量决定的优先级个数可以设 [7:6],[7:5] 或 [7:4] 位来表征优先级阈值。

5.3.2.11 Tspend 中断使能设置寄存器 (VIC_TSPEND)

VIC_TSPEND 用于使能 tspend 中断，并且反馈 tspend 中断的使能状态。图 5.19 描述了 VIC_TSPEND 的位分布，表 5.20 描述了 VIC_TSPEND 的位定义。




图 5.19: tsend 中断使能设置寄存器

表 5.20: tsend 中断使能设置寄存器域定义

位	名称	描述
0	SETENA	设置使能，读取 tsend 中断的使能状态： 读操作 0 对应 tsend 中断未使能。 1 对应 tsend 中断已使能。 写操作 0 无效。 1 使能 tsend 中断。

5.3.2.12 Tsend 中断响应状态寄存器 (VIC_TSABR)

VIC_TSABR 用于指示 tsend 中断当前的 Active 状态，是一个供软件查询的寄存器，另外，软件可在初始化 VIC 时，将所有 tsend 中断的 Active 状态清 0。图 5.20 描述了 VIC_TSABR 的位分布，表 5.21 描述了 VIC_IABR 的位定义。




图 5.20: tsend 中断响应状态寄存器

表 5.21: tsend 中断响应状态寄存器域描述

位	名称	描述
0	Active	查询位，指示 tsend 中断是否已经被 CPU 响应但还没处理完。该寄存器只有最低位有效。 读操作 0 没有被 CPU 响应 1 已经被 CPU 响应但还没处理完 写操作 0 清除 tsend 中断的 Active 状态 (软件不可对该寄存器写 1，否则会导致不可预期的错误)

5.3.2.13 Tspend 中断优先级设置寄存器 (VIC_TSPR)

VIC_TSPR 提供 tspend 中断的优先级设置，tspend 中断的优先级需要设置为最低。图 5.21 描述了 VIC_TSPR 的位分布，表 5.22 描述了 VIC_TSPR 的位定义。




图 5.21: tspend 中断优先级设置寄存器

表 5.22: tspend 中断优先级设置寄存器域描述

优先级阶数	位	名称	描述
2 比特 4 个优先级 (中断数小于等于 32 个)	31:8	~	保留。
	7:6	PRI	建议设置成最低优先级 2' b11。
	5:0	~	保留。
3 比特 8 个优先级 (中断数量为 64 个)	31:8	~	保留。
	7:5	PRI	建议设置成最低优先级 3' b111。
	5:0	~	保留。
4 比特 16 个优先级 (中断数量为 96 或 128 个)	31:8	~	保留。
	7:4	PRI	建议设置成最低优先级 4' b1111。
	5:0	~	保留。

5.3.3 矢量中断处理机制

矢量中断控制器支持电平中断和脉冲中断。

对于电平中断，矢量中断控制器采样到中断有效信号的高电平后设置对应中断进入等待状态，然后请求 CPU 响应。电平中断要求中断服务程序中清除外设的中断源有效信号，否则当中断退出时中断控制器会重新向 CPU 发起中断请求。外设可以根据这一特点，常置中断信号直到不再需要中断处理程序处理。

对于脉冲中断，又称为边沿中断，矢量中断控制器采样中断有效信号的上升沿，然后设置对应中断进入等待状态，随后向 CPU 发起中断请求。为了确保矢量中断控制器检测到脉冲中断，外围需要将中断信号至少保持一个 CPU 时钟周期。在 CPU 响应该脉冲中断请求前，若脉冲中断源向矢量中断控制器发起多次中断请求，矢量中断控制器只会记录一次中断请求；在 CPU 响应该脉冲中断请求后，若脉冲中断源再次向中断控制器发起请求，矢量中断控制器会再次触发对应中断进入等待状态，该处于等待状态的中断请求在上次中断退出后才能够再次被 CPU 响应。

另外，矢量中断控制器支持软件中断。软件可通过设置中断设置等待寄存器 (VIC_ISPR) 置高相应的中断等待状态位，触发该中断进入等待状态，向 CPU 发送中断请求。

当处理器响应中断请求后，矢量中断控制器会自动清除相应中断的等待状态位。也可以通过设置中断清除等待寄存器 (VIC_ICPR) 清除相应中断的等待状态位。对于电平中断，如果中断有效信号持续为高，则无法通过设置 VIC_ICPR 寄存器清除等待状态位。

5.3.3.1 中断状态位

VIC 为每个中断源提供 2 比特状态位，分别为：

- Pending：表征该中断处于等待状态，即该中断请求等待 CPU 进行响应。
 - 0：表征中断尚未处于等待状态；
 - 1：表征中断已经处于等待状态。
- Active：表征该中断请求已经被 CPU 响应，但尚未处理完成。
 - 0：表征该中断请求尚未被 CPU 响应；
 - 1：表征该中断请求已经被 CPU 响应，但尚未处理完成。

Pending 位的设置条件：

- (1) 电平中断源，中断源有效信号置高，且 Active 为低或者 CPU 正在退出该中断服务程序；
- (2) 脉冲中断源，上升沿有效；
- (3) 软件设置 ISPR。

Pending 位的清除条件：

- (1) CPU 响应该中断请求；
- (2) 软件清除 ICPR。

Active 位的设置条件：

CPU 响应该中断请求。

Active 位清除条件：

CPU 退出该中断服务程序。

注意：对于电平中断源，由于需要中断服务程序中将电平中断源请求拉低，因此只需要在 Active 为低或者退出中断服务程序时采样中断源有效信号并设置 Pending 位；对于脉冲中断源，由于请求信号会自动拉低，因此需要实时采样脉冲中断信号的上升沿并设置 Pending 位。

5.3.3.2 中断优先级

VIC 通过中断优先级设置寄存器 (IPR0~IPR31) 为每个中断源提供优先级设置，中断个数小于等于 32 个时，硬件可以提供 4 个优先级；中断个数小于等于 64 个，硬件可以提供 8 个优先级；中断个数为 96 个或 128 个时，硬件可以提供 16 个优先级。优先级号越低，优先级越高，具体参考中断优先级设置寄存器 (VIC_IPR0 ~VIC_IPR31)

当软件没有设置优先级寄存器时，所有中断源优先级默认为最高优先级——0。

当多个中断处于 Pending 状态时，VIC 根据各个中断的优先级仲裁出优先级最高的中断请求提交给 CPU 处理。例如，两个中断请求 IRQ0 和 IRQ1 同时处于 Pending 状态，如果 IRQ1 的优先级号小于 IRQ0，即 IRQ1 的优先级高于 IRQ0，因此 IRQ0 先提交给 CPU 处理。

当多个 Pending 的中断拥有相同的优先级号时，根据中断号决定中断提交的顺序，中断号小的优先提交给 CPU 处理。例如，两个中断请求 IRQ0 和 IRQ1 的中断优先级相同，IRQ0 的中断源号小于 IRQ1，因此 IRQ0 优先提交给 CPU 处理。

5.3.3.3 中断向量号

中断向量号，是中断请求在异常向量表的位置编号。表 5.23 给出了 E802 的异常向量表，开始的 0~30 号向量是用作处理器内部识别的向量；31 号向量保留；从 32 开始的向量号预留给外部中断请求，且每个中断源对应一个中断向量号。

表 5.23: 中断向量号描述

向量号	向量偏移 (十六进制)	向量分配
0	000	重启异常。
1	004	未对齐访问异常。
2	008	访问错误异常。
3	00C	保留。
4	010	非法指令异常。
5	014	特权违反异常。
6	018	保留。
7	01C	断点异常。
8	020	不可恢复错误异常。
9 ~ 15	024~03C	保留。
16 ~ 19	040 ~ 04C	陷阱指令异常 (TRAP # 0~3)。
20 ~ 21	050 ~ 054	保留。
22	058	Tspend 中断
23 ~ 30	05C ~ 078	保留。
31	07C	保留
32	080	IRQ0。
33	084	IRQ1。
...
32+n	0x80+4n	IRQn

5.3.3.4 中断处理过程

中断处理过程可分以下几个步骤进行：

1. 中断源请求的同步：外部设备产生中断源请求，系统完成异步中断源请求到 CPUCLK 时钟域的不同步操作，置高 pad_vic_int_vld；

2. 中断源请求的采样：VIC 根据中断源的类型对中断源请求进行采样；当采样到有效的中断请求时，设置 Pending 状态位，触发对应中断进入等待状态；
3. 中断请求发起：在所有处于等待状态的中断中，经过优先级仲裁向 CPU 发起中断请求；
4. 中断响应：CPU 在指令退休时响应中断，返回中断响应信号给 VIC，同时将 PSR 和 PC 更新到 EPSR 和 EPC，并将被响应中断的中断向量号更新 PSR.VEC，清除 PSR.EE，最后取异常入口地址；VIC 根据中断响应信号清除相应中断的 Pending 状态位，并设置其 Active 状态位；
5. 中断现场保存：首先保存中断控制寄存器现场 {EPSR, EPC}，打开 PSR.EE 和 PSR.IE，以使能中断嵌套；随后保存通用寄存器现场；
6. 中断事务：CPU 开始处理中断事务，对于电平中断，需要将中断源信号清除，否则在中断退出时会重入该中断；
7. 中断现场恢复和中断退出：首先恢复通用寄存器现场；随后恢复中断控制寄存器现场 {EPSR, EPC}，将 EPC 和 EPSR 恢复到 PC 和 PSR，退出中断服务程序；VIC 接收中断退出信号，清除 Active 状态位。

中断现场的保存可通过在中断服务程序的起始处执行 NIE 和 IPUSH 指令完成，中断现场的恢复和退出可通过在中断服务程序的结尾处执行 IPOP 和 NIR 指令完成。

中断源请求的同步由系统完成，VIC 内部不实现。图 5.22 给出了 pad_vic_int_vld 信号同步的一个示例，中断源请求信号 irq_n 经过两级 CPUCLK 的寄存器同步到 CPU 时钟域上。另外，中断源的类型配置信号 pad_vic_int_cfg 对于给定的中断源是一个固定值，0 表示电平中断源，1 表示脉冲中断源，因此不需要同步。




图 5.22: 中断源请求同步电路示例

5.3.3.5 中断嵌套

VIC 支持中断嵌套功能，在中断处理的过程中允许更高优先级的中断抢占，从而提高中断响应实时性。当存在多级中断嵌套时，特定场景下可能需要改变被抢占中断的优先级，例如低优先级中断响应时间达到最大限制。此时软件可通过设置中断优先级阈值寄存器，提高中断抢占的优先级条件，使被抢占的低优先级中断能得到及时响应。

中断嵌套优先级条件

中断抢占的优先级条件可分为两种，如下所示：

1. 当中断优先级阈值未使能时，中断抢占的优先级必须高于当前 CPU 正在处理的中断的优先级；同级优先级不能进行抢占；
2. 当中断优先级阈值使能时，中断抢占的优先级不仅要高于当前 CPU 正在处理的中断优先级，而且要高于中断优先级阈值寄存器设置的阈值。

VIC 支持中断优先级的动态调整，当被抢占中断的优先级需要调高或者调低时，在设置中断优先级设置寄存器的同时设置中断优先级阈值寄存器。

图 5.23 给出了中断抢占的示例。中断优先级设置为：IRQ0<IRQ1<IRQ2<IRQ3；中断源请求产生的顺序为：IRQ0>IRQ1>IRQ2>IRQ3。CPU 首先响应了 IRQ0，在 IRQ0 中断服务程序执行的过程中，来了更高优先级的 IRQ1，因此 IRQ0 被抢占，CPU 开始执行 IRQ1 的中断服务程序。同样，IRQ2 对 IRQ1 进行了抢占，并设置了中断优先级阈值寄存器（IPTR.VECTHRESHOLD=IRQ0，IPTR.PRIOTHRESHOLD=0，IPTR.EN=1）。当 IRQ3 到来时，尽管优先级高于 IRQ2，但 IRQ3 的优先级没有高于 IPTR 中设置的优先级阈值所表征的中断，因此 IRQ3 无法抢占 IRQ2。IRQ3 等到 IRQ0 的中断服务程序执行结束硬件自动清除 IPTR.EN 后，才得到 CPU 响应。




图 5.23: 中断嵌套优先级示例

中断嵌套时机条件

中断抢占在满足优先级的条件下，还需要判断当前中断响应的阶段。中断响应的过程如中断处理过程所示，和嵌套相关的主要分为以下几个阶段：

1. EPSR、EPC、PSR 的更新和异常入口地址的读取
2. NIE 指令
3. IPUSH 指令
4. 中断事务
5. IPOP 指令
6. NIR 指令。

为了保证中断嵌套现场的保存和恢复，CPU 在以下阶段不能被中断打断：

- 中断响应之后更新 EPSR、EPC、PSR 和获取异常入口地址的过程中；
- NIE 指令执行过程中，且包括指令退休；
- PSR.IC 位关闭，IPUSH 和 IPOP 指令执行过程中，不包括指令退休；
- NIR 指令执行过程中，不包括指令退休。
- CPU 在以下阶段可安全可靠地响应新的中断：
 - 正常程序的执行过程中，在中断响应之前；
 - IPUSH、IPOP 指令退休时；
 - PSR.IC 位打开，IPUSH、IPOP 指令执行过程中；
 - NIR 指令退休时；
 - 中断事务处理的过程中。

在 PSR.IC 位打开时，IPUSH 和 IPOP 指令在执行过程中可响应中断，因此中断返回时需要重新执行该指令。对于 IPUSH 或 IPOP 指令在退休时响应中断的情况，在中断退出后直接执行 IPUSH/IPOP 的下一条指令，不需要重新执行该 IPUSH/IPOP 指令。NIR 指令执行过程中不可被中断打断，但在退休时可响应中断，如果中断打在 NIR 指令上，CPU 在 NIR 指令退休时，直接将 NIR 的返回地址压入堆栈，在中断退出时返回 NIR 的目标地址。

图 5.24 给出了 IRQ0/IRQ1/IRQ2/IRQ3 中断嵌套的过程。在 IRQ0 被 CPU 响应后，产生了更高优先级的 IRQ1，当 PSR.IC 打开时，在执行到 IPUSH 指令时响应 IRQ1。IRQ2 在 IRQ1 处理中断事务时产生，因此可立即被 CPU 响应。IRQ3 在 IRQ2 执行 NIR 指令时产生，在 NIR 指令退休时响应 IRQ3。当 IRQ3 处理完退出中断服务程序时，直接返回到 IRQ1 被 IRQ2 打断的点。当 IRQ1 返回 IRQ0 时，需要重新执行 IPUSH 指令。




图 5.24: 中断嵌套时机条件示例

5.3.4 Tspend 中断

Tspend 中断控制器提供的，一个不占用外部中断向量号（32~159）的中断，Tspend 中断向量号为 22，tspend 中断功能和设置同其他中断基本相同，tspend 中断和其他中断的区别在于：

1. Tspend 中断，不需要外部设别产生中断源请求，无 pending 状态位，软件设置 VIC_TSPEND 使能时进入等待状态。
2. Tspend 中断和其他中断优先级相同时，不以中断号大小判断中断优先级，相同中断优先级时 Tspend 中断优先级为最低；等到没有其他同级别中断处于 pending 状态时，处理 tspend 中断。

5.3.5 操作步骤

为保证 VIC 能够生成预期优先级的中断请求，用户需要提前设置好中断优先级并使能响应中断，步骤如下：

1. 首先设置 VIC_IPR0~31，给每个中断配置合适的优先级；
2. 然后设置 VIC_ISER，使能相应的中断；

另外，VIC 支持软件设置 VIC_ISPR 产生中断请求，同样在 VIC_ISPR 设置之前必须按上述步骤配置中断优先级和中断使能位。

注意： CPU 响应 VIC 触发的中断请求之前需要使能 PSR.IE 和 PSR.EE，以开启 CPU 的中断响应使能，否则 CPU 无法响应中断。

VIC 采样外部中断源产生中断低功耗唤醒之前，必须先设置 VIC_IWER，置高相应的低功耗唤醒使能位，否则无法产生低功耗唤醒请求。

注意： 对于某个外部中断源请求，只需要相应中断的低功耗唤醒功能被使能（对应于 VIC_IWER），就能产生低功耗唤醒请求，而不依赖于该中断自身的中断使能（对应于 VIC_ISER）。

5.3.6 接口信号

矢量中断控制器的接口信号可分为三组，分别为：

- 矢量中断控制器与中断源的接口：VIC 接收并采样中断源的中断请求信号；
- 矢量中断控制器与 TCIP 的接口：

TCIP 提供一组读写 VIC 寄存器的接口，完成 VIC 相关控制寄存器的读写，如使能中断、设置中断优先级、查询当前正在处理中断等；

- 矢量中断控制器与处理器核 E802 的接口：

VIC 向 E802 发起中断请求和相应的中断向量号，E802 返回 VIC 中断响应和中断返回指示信号以及目前正在处理的中断向量号。

表 5.24: 矢量中断控制器接口信号

信号名	I/O	Reset	定义
紧耦合 IP 总线接口信号：			
tcipif_vic_sel	I	0	选中信号： 指示选中矢量中断控制器并进行数据传输。 1: 选中 VIC 0: 未选中 VIC
tcipif_vic_addr[15:0]	I	~	地址总线： 16 位地址总线（截取 32 位地址总线的低 16 位）， 指示访问地址。
tcipif_vic_write	I	0	读写表示信号： 指示当前 TCIP 访问是读取数据还是写数据： 1: 写访问； 0: 读访问。
tcipif_vic_wdata[31:0]	I	~	写数据总线： 32 位写数据总线。
vic_tcipif_rdata[31:0]	O	~	读数据总线： 32 位读数据总线。
vic_tcipif_cmplt	O	0	传输完成指示信号： 有效时指示当前传输已完成。
处理器中断握手信号：			
vic_pad_int_b	O	1	中断请求信号： 低电平时表示进行普通中断申请。
vic_pad_intraw_b	O	1	中断唤醒请求信号： 低电平时表示进行低功耗唤醒申请
vic_pad_int_vec_b[7:0]	O	~	中断矢量序号信号： 提供 core 进行中断处理的向量号。
pad_vic_int_ack	I	0	中断响应信号： 指示 CPU 响应了当前的中断请求
pad_vic_int_exit	I	0	中断服务程序退出信号： 指示 CPU 退出中断服务程序
pad_vic_int_vec[7:0]	I	~	指示 CPU 正在处理的中断向量号
pad_vic_ack_vec[7:0]	I	~	指示 CPU 响应的中断向量号

下页继续

表 5.24 – 续上页

信号名	I/O	Reset	定义
中断源信号:			
pad_vic_int_cfg[127:0]	I	~	中断源类型配置信号: 0: 电平中断源 1: 脉冲中断源
pad_vic_int_vld[127:0]	I	0	中断有效信号: 高电平有效。
时钟信号:			
forever_cpucclk	I	~	VIC 的工作时钟: 矢量中断控制器中和低功耗唤醒无关的寄存器均工作于该时钟, 低功耗模式下可以关闭该时钟信号。
forever_cpucclk_nogated	I	~	VIC 中断采样电路的时钟: 矢量中断控制器中和低功耗唤醒相关的寄存器均工作于该时钟。在低功耗模式下不可以关闭该时钟信号。
复位信号:			
cpurst_b	I	~	矢量中断控制器复位信号: 低电平时, 初始化矢量中断控制器内部。矢量中断控制器采用异步复位方式。
其它信号:			
pad_yy_gate_clk_en_b	I	~	门控时钟使能信号: 只有当这个信号有效时, VIC 的内部模块的门控时钟才能有效。 不用该信号时, 需要接 1。
pad_yy_test_mode	I	~	进入测试模式: 使 VIC 进入测试模式, 此时 VIC 时钟为测试时钟 (pad_had_jtg_tclk)。只有 VIC 进入测试模式, 并且处理器输入信号 pad_yy_scan_enable 有效时, 才可以扫描链进行测试。不用该信号时, 需要接 0。

当 CPU 内部没有集成矢量中断控制器时, 由外部中断控制器对中断源进行仲裁, 产生中断请求发送给 CPU。CPU 对外部输入的中断请求信号进行同步并传递给核内处理。另外, CPU 也需要对外部 IP 产生低功耗唤醒信号进行同步。

表 5.25: 没有配置矢量中断控制器的接口信号

信号名	I/O	Reset	定义
紧耦合 IP 总线接口信号:			

下页继续

表 5.25 – 续上页

信号名	I/O	Reset	定义
pad_cpu_int_b	I	1	中断请求信号： 低电平时表示进行普通中断申请。
pad_cpu_intraw_b	I	1	低功耗唤醒请求信号： 低电平时表示进行低功耗唤醒申请。
pad_cpu_int_vec_b[7:0]	I	~	中断向量号： 指示当前中断请求对应中断向量号。
时钟信号：			
forever_cpuclock_nogated	I	~	VIC 同步电路时钟： 用于中断请求和低功耗唤醒信号的同步。
clk_en	I	~	系统时钟同步使能信号

5.3.7 中断设置示例

```

//设置 psr 中的 ee 和 ie 位, cpu 响应中断

    psrset ee, ie

//设置中断号为 32~35 的中断使能位

    lrw r1, 0x0

    bseti r1, 0x0 //设置 32 号中断的使能位

    bseti r1, 0x1 //设置 33 号中断的使能位

    bseti r1, 0x2 //设置 34 号中断的使能位

    bseti r1, 0x3 //设置 35 号中断的使能位

    lrw r2, 0xe000e100 //中断使能寄存器 ISER 对应的地址

    st.w r1, (r2, 0x0) //使能中断号为 32~35 的 4 个中断

//其他中断的使能同上, 通过设置 ISER 寄存器的不同位使能相应的中断

//设置中断优先级寄存器 IPR0, 设置 32~35 号中断的优先级

    lrw r1, 0x0
    
```

(下页继续)

(续上页)

```
//设置 IPR0[7:6] 设置 32 号中断的优先级为 2' b11, 最低优先级

//设置 IPR0[15:14] 设置 33 号中断的优先级为 2' b00, 最高优先级

//设置 IPR0[23:22] 设置 34 号中断的优先级为 2' b10

//设置 IPR0[31:30] 设置 35 号中断的优先级为 2' b10

    bseti r1, 0x6 //通过低 [7:6] 两位设置 32 号中断优先级

    bseti r1, 0x7 //设置 32 号中断的优先级为最低, IPR0[7:6]=2' b11

    bclri r1, 0x14 //通过 [15:14] 两位设置 33 号中断优先级

    bclri r1, 0x15 //设置 33 号中断的优先级为最高, IPR0[15:14]=2' b00

    bclri r1, 0x22 //通过 [23:22] 两位设置 34 号中断优先级

    bseti r1, 0x23 //设置 34 号中断的优先级为 2, IPR0[23:22]=2' b10

    bclri r1, 0x30 //通过 [31:30] 两位设置 35 号中断优先级

    bseti r1, 0x31 //设置 35 号中断的优先级为 2, IPR0[31:30]=2' b10

//将设置的优先级写入 IPR0

    lrw r2, 0xe000e400 //中断使能寄存器 IPR0 对应的地址

    st.w r1, (r2, 0x0) //完成 32~35 号的中断优先级设置

//其他中断的优先级设置同上, 通过设置对应的中断优先级寄存器 IPR1~IPR7 即可。

//设置中断优先级阈值寄存器 VIC_IPTR

    lrw r1, 0x2200 //设置中断优先级阈值寄存器的中断号, IPTR[16:8]=34

    bseti r1, 0x0 //使能中断优先级阈值寄存器

//通过 IPTR[7:6] 两位设置能够抢占 34 号中断的中断优先级,
```

(下页继续)

(续上页)

```
//设置能够抢占 34 号中断的优先级必须优先级高于 2' b01,  
  
//即只有优先级为 2' b00 (最高) 的中断可以抢占 34 号中断  
  
    bseti r1, 0x6  
  
    bclri r1, 0x7  
  
//将设置的 34 号中断号对应的优先级阈值, 使能和中断号写入 IPTR  
  
    lrw r2, 0xe000ec04 //中断优先级阈值寄存器地址  
  
    st.w r1, (r2, 0x0) //完成 34 号中断的优先级阈值设置
```

5.4 功耗管理模块

5.4.1 简介

如图 5.25, 功耗管理模块是对处理器的峰值功耗和平均功耗进行控制的 IP。用户通过配置功耗管理模块的控制寄存器, 不仅可以对处理器的峰值功耗进行限制, 而且还可以约束处理器的平均功耗, 用以满足 SoC 系统设计的需求。




图 5.25: 功耗管理模块系统结构图

5.4.2 寄存器定义

功耗管理单元每一个寄存器宽度是 32 位，寄存器地址空间为：

表 5.26: 功耗管理模块寄存器定义

地址	名称	类型	初始值	描述
0xE000EF90	PCR	读/写	0x00000002	控制寄存器
0xE000EF94 ~ 0xE000EF9F	~	~	~	保留

5.4.2.1 控制寄存器 (PCR)

控制寄存器由 1 比特峰值功耗控制使能位、1 比特总线峰值功耗控制使能位、1 比特平均功耗控制使能位和 5 比特的平均功耗约束强度位组成，如 图 5.26 所示。一旦控制峰值功耗或者平均功耗的使能位有效，功耗管理模块会根据控制寄存器的配置状态对处理器的峰值功耗和平均功耗进行限制管理。




图 5.26: 功耗管理模块控制寄存器

表 5.27: 功耗管理模块控制寄存器域描述

位	类型	名称	Reset 值	描述
31	读/写	PKPWR_LMT_EN	0	峰值功耗限制使能位。
30	读/写	BUS_PKPWR_LMT_EN	0	总线峰值功耗限制使能位。
29:16	~	~	~	保留。
15	读/写	AVPWR_LMT_EN	0	平均功耗限制使能位。
14:5	~	~	~	保留。
4:0	读/写	AVPWR_LEVEL	0x2	平均功耗限制强度标识。

5.4.3 操作步骤

若需要限制处理器峰值功耗，则将 PKPWR_LMT_EN 设置为 1' b1，则此时处理器的各级流水线将轮流运转以降低峰值功耗。

若需要限制总线峰值功耗，则将 BUS_PKPWR_LMT_EN 设置为 1' b1，则此时处理器任意时刻将只允许一条总线进行读写访问。

若需要限制处理器平均功耗，则将 AVPWR_LMT_EN 设置为 1' b1，并设置合适的 AVPWR_LEVEL 值，AVPWR_LEVEL 的值越大，处理器的平均功耗将越低。

5.4.4 接口信号

表 5.28: 功耗管理

信号名	I/O	Reset	定义
紧耦合 IP 总线接口信号:			
tcipif_pwrn_sel	I	0	选中信号: 指示选中功耗管理模块并进行数据传输。 1: 指示选中; 0: 指示未选中。
tcipif_pwrn_addr[15:0]	I	~	地址总线: 16 位地址总线 (截取 32 位地址总线的低 16 位), 指示访问地址。
tcipif_pwrn_write	I	0	读写表示信号: 指示当前 TCIP 访问是读取数据还是写数据: 1: 指示是写访问; 0: 指示是读访问。
tcipif_pwrn_wdata[31:0]	I	~	写数据总线: 32 位写数据总线。
pwrn_tcipif_rdata[31:0]	O	~	读数据总线: 32 位读数据总线。
pwrn_tcipif_cmplt	O	0	传输完成指示信号: 有效时指示当前传输已完成。
处理器功耗控制信号:			
pwrn_cpu_avg_power_inst_issue	O	~	允许处理器发射一条指令进入执行单元。
pwrn_cpu_peak_power_limit_en	O	~	处理器峰值功耗限制使能信号。
时钟信号:			
forever_cpucclk	I	~	提供 CPU 内核工作的时钟: 功耗管理模块的寄存器均工作于该时钟。
复位信号:			
cpurst_b	I	~	功耗管理模块复位信号: 低电平时, 初始化功耗管理模块内部。功耗管理模块采用异步复位方式。
其它信号:			

下页继续

表 5.28 – 续上页

信号名	I/O	Reset	定义
pad_yy_gate_clk_en_b	I	~	门控时钟使能信号： 只有当这个信号有效时，PWRM 的内部模块的门控时钟才能有效。 不用该信号时，需要接 1。
pad_yy_test_mode	I	~	进入测试模式： 使 PWRM 进入测试模式，此时 PWRM 时钟为测试时钟（pad_had_jtg_tclk）。只有 PWRM 进入测试模式，并且处理器输入信号 pad_yy_scan_enable 有效时，才可以通过扫描链进行测试。不用该信号时，需要接 0。

5.5 高速缓存控制寄存器单元

5.5.1 简介

E802CPU 提供硬件可配置的高速缓存器（Cache）。Cache 控制寄存器单元（CRU）为 Cache 提供了一组设置寄存器，包括 Cache 的使能、缓存行的无效和高速缓存区的配置。




图 5.27: Cache 控制寄存器单元结构图

5.5.2 寄存器定义

CRU 提供一组 32-bit 的寄存器，各个寄存器地址空间如 表 5.29 所示。

表 5.29: Cache 控制寄存器定义

地址	名称	类型	初始值	描述
0xE000F000	CER	读/写	0x00000000	高速缓存使能寄存器
0xE000F004	CIR	读/写	0x00000000	高速缓存无效寄存器
0xE000F008	CRCR0	读/写	0x00000000	0 号可高缓区配置寄存器
0xE000F00C	CRCR1	读/写	0x00000000	1 号可高缓区配置寄存器 (配置 2 个或 2 个以上可高缓区)
0xE000F010	CRCR2	读/写	0x00000000	2 号可高缓区配置寄存器 (配置 3 个或 3 个以上可高缓区)
0xE000F014	CRCR3	读/写	0x00000000	3 号可高缓区配置寄存器 (配置 4 个可高缓区)
0xE000F01~0xE000FFFF	~	~	~	保留

5.5.2.1 高速缓存使能寄存器 (CER)




图 5.28: 高速缓存使能寄存器

CFG-Cache 属性配置位:

- 0: 指令与数据高速缓存;
- 1: 指令高速缓存。

EN-Cache 使能位:

- 当 EN 为 0 时, 高速缓存处于关闭状态。
- 当 EN 为 1 时, 高速缓存处于工作状态。

5.5.2.2 高速缓存无效寄存器 (CIR)

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reset	INV_ADDR															
	0															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	INV_ADDR												RESERVED	INV_ON E	INV_ALL	
Reset	0												-	0	0	

图 5.29: 高速缓存无效寄存器

INV_ALL-整个 Cache 无效设置位:

当 INV_ALL 为 1 时, 无效 Cache 中所有缓存行。

INV_ONE-单条缓存行无效设置位:

当 INV_ONE 为 1 时, 无效选中的缓存行。

INV_ADDR-缓存行地址:

INV_ADDR 表征需要被无效的缓存行地址。

注意: 任何按行操作不可与任何全 cache 操作同时进行。
 举例说明: 往 CIR 中写 32' b11, INV_ONE 操作将被屏蔽。

5.5.2.3 可高缓区配置寄存器 0~3 (CRCR)

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Reset	Bsae Address																
	0																
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
	Bsae Address						REV						Size				EN
Reset	0						-						0				0

图 5.30: 可高缓区配置寄存器

Base Address-可高缓区基地址:

可高缓区大小 4KB 到 4GB 可配置, 该域指出了可高缓区地址的高位, 例如设置页面大小为 8MB, CRCR [22:12] 必须为 0, 可高速缓存区大小对基地址的要求见图表 5-60。

Size-可高缓区大小:

可高缓区大小可以通过公式: 可高缓区大小 = $2^{\text{size}+1}$ 计算得到。因此 Size 便从 01001 到 11111, 其它一些值都会造成不可预测的结果。

表 5.30: 可高缓区大小配置和其对基址要求

Size	高速缓存区大小	对基址的要求
00000—01010	保留	-
01011	4KB	没有要求
01100	8KB	CRCR.bit[12]=0
01101	16KB	CRCR.bit[13:12] =0
01110	32KB	CRCR.bit[14:12] =0
01111	64KB	CRCR.bit[15:12] =0
10000	128KB	CRCR.bit[16:12] =0
10001	256KB	CRCR.bit[17:12] =0
10010	512KB	CRCR.bit[18:12]=0
10011	1MB	CRCR.bit[19:12]=0
10100	2MB	CRCR.bit[20:12]=0
10101	4MB	CRCR.bit[21:12]=0
10110	8MB	CRCR.bit[22:12]=0
10111	16MB	CRCR.bit[23:12]=0
11000	32MB	CRCR.bit[24:12]=0
11001	64MB	CRCR.bit[25:12]=0
11010	128MB	CRCR.bit[26:12]=0
11011	256MB	CRCR.bit[27:12]=0
11100	512MB	CRCR.bit[28:12]=0
11101	1GB	CRCR.bit[29:12]=0
11110	2GB	CRCR.bit[30:12]=0
11111	4GB	CRCR.bit[31:12]=0

EN-可高缓区有效位:

- 当 EN 为 0 时，可高缓区无效；
- 当 EN 为 1 时，可高缓区有效。

5.5.2.4 寄存器使用说明**CER 使用说明**

CER 寄存器提供给用户以下功能:

- 使能 Cache
- 配置 Cache 属性

通过对 CER[0] 置 1 可以使能 Cache，置 0 可以关闭 Cache。通过设置 CER[1] 可以配置 Cache 的属性，CER[1] 置 1 为纯指令 Cache，CER[1] 置 0 为指令、数据 Cache。

需要说明的是，E802 中，Cache 只映射指令总线对应的地址空间，即在双总线的情况下，Cache 只映射 I-AHB Lite 总线对应的内存空间。若 Cache 配置为指令 Cache，则只有命中指令总线地址空间的取指操作才通过 CRCCR 判定是否可高缓；若 Cache 配置为数据 Cache，则除上述取指请求外，命中指令总线地址空间的 LOAD 操作也会通过 CRCCR 判定是否可高缓；另外，所有 STORE 操作均不可高缓。

CIR 使用说明

CIR 寄存器提供给用户以下功能：

- 无效单条缓存行；
- 无效整个 Cache。

在设置无效单条缓存行 CIR[1] 的同时需要指定该缓存行的地址 CIR[31:4]，否则将无效 CIR[31:4] 原先指向的缓存行。当 CIR[1] 和 CIR[0] 同时置高时，只响应整个 Cache 的无效操作，这是因为单条缓存行的无效包含在整个 Cache 的无效里。在 Cache 无效操作执行完成后，硬件自动将 CIR[1]、CCR[0] 清除，通过软件查询这两位，读到的值恒为 0。使能 Cache 的同时或者之前需要无效整个 Cache，否则有可能导致不可预测的错误。

CRCCR 使用说明

CRCCR 寄存器定义了可高缓区基地址、可高缓区大小和可高缓区有效位供用户配置内存地址的可高缓属性。CRCCR 寄存器的个数与用户硬件配置的可高缓区数目一致，最多可配置 4 个可高缓区。当硬件配置了多个可高缓区时，各个高缓区地址不可重叠，因此 CRCCR 寄存器的配置不存在优先级，用户可根据需求灵活配置。一旦可高缓区地址配置重叠将导致不可预测的错误。用户在配置 CRCCR 寄存器后，需要打开 Cache 使能位 CCR[0]，否则尽管 CRCCR 寄存器指定了可高缓的内存区，它的访问属性也是不可高缓的。

5.5.3 操作步骤

Cache 在 CPU reset 后默认是关闭的，因此在使用 Cache 前需要的准备工作如下：

1. 首先设置 CRCCR0~3，配置可高缓区；
2. 然后设置 CIR[0]，无效整个 Cache；
3. 最后设置 CER[0]，使能 Cache，同时设置 CER[1]，配置 Cache 的属性。

5.5.4 接口信号

表 5.31: Cache 控制寄存器单元接口信号描述

信号名	I/O	Reset	定义
紧耦合 IP 总线接口信号:			
tcipif_cru_sel	I	0	选中信号: 指示选中功耗管理模块并进行数据传输。 1: 指示选中; 0: 指示未选中。
tcipif_cru_addr[15:0]	I	~	地址总线: 16 位地址总线 (截取 32 位地址总线的低 16 位), 指示访问地址。
tcipif_cru_write	I	0	读写表示信号: 指示当前 TCIP 访问是读取数据还是写数据: 1: 指示是写访问; 0: 指示是读访问。
tcipif_cru_wdata[31:0]	I	~	写数据: 32 位写数据总线。
cru_tcipif_rdata[31:0]	O	~	读数据: 32 位读数据总线。
cru_tcipif_cmplt	O	0	传输完成指示信号: 有效时指示当前传输已完成。
Cache 控制信号:			
cache_cru_dbus_addr[31:0]	I	~	Dbus 访问地址信号: 指示当前 Cache 收到的 dbus 请求地址
cache_cru_ibus_addr[31:0]	I	~	Ibus 访问地址信号: 指示当前 Cache 收到的 ibus 请求地址
cru_cache_dbus_ca	O	~	Dbus 访问可高缓信号: 指示当前 dbus 访问地址是否可高缓: 1: 可高缓; 0: 不可高缓。
cru_cache_ibus_ca	O	~	Ibus 访问可高缓信号: 指示当前 ibus 访问地址是否可高缓: 1: 可高缓; 0: 不可高缓。
cache_cru_inv_cmplt	I	0	Cache 无效操作完成信号。
cru_cache_inv_all	O	0	无效整个 Cache 缓存行信号。
cru_cache_inv_one	O	0	无效单个 Cache 缓存行信号。
cru_cache_addr[27:0]	O	~	缓存行的地址信号: 指示需要被无效的缓存行的地址。
时钟信号:			

下页继续

表 5.31 – 续上页

信号名	I/O	Reset	定义
forever_cpucclk	I	~	提供 CPU 内核工作的时钟： Cache 的控制寄存器均工作于该时钟。
复位信号：			
cpurst_b	I	~	Cache 控制寄存器单元复位信号： 低电平时，初始化 Cache 控制寄存器单元内部；采用异步复位方式。
其它信号：			
pad_yy_gate_clk_en_b	I	~	门控时钟使能信号： 只有当这个信号有效时，CRU 的内部模块的门控时钟才能有效。 不用该信号时，需要接 1。
pad_yy_test_mode	I	~	进入测试模式： 使 CRU 进入测试模式，此时 CRU 时钟为测试时钟 (pad_had_jtg_tclk)。只有 CRU 进入测试模式，并且处理器输入信号 pad_yy_scan_enable 有效时，才可以通过扫描链进行测试。不用该信号时，需要接 0。

5.6 调试寄存器映射

5.6.1 简介

HAD 内部的寄存器，除了通过 JTAG 接口进行读写，也可以通过 CPU 直接进行读写，以提升调试效率。为了实现 CPU 直接读写 HAD 寄存器功能，E802 中将 HAD 内部的处理器空间，映射到了 TCIP 接口上。若处理器访问的 32 位地址空间的高 20 位为 0xE0011，则表示处理器对 HAD 内部寄存器的读写访问。




图 5.31: HAD 寄存器 TCIP 映射地址说明

如图 5.31，处理器地址 ADDR[31:12] 用于判定是否命中 TCIP 中的 HAD 寄存器映射区域，若命中，则 ADDR[11:7] 用于选择 HAD 寄存器的 BANK，类似 BSEL 寄存器的作用，ADDR[6:2] 用于索引制定 BANK 中的具体寄存器，类似 HACR 中 RS[4:0] 的作用。

通过 TCIP 访问 HAD 寄存器，只需要一次 load 或者 store 操作即可，避免了通过 JTAG 操作时对 HACR，BSEL 等寄存器的多次读写操作，提升了调试的效率。

需要注意的是，TCIP 只有超级用户模式有访问权限。

5.6.2 寄存器定义

能够通过 TCIP 访问的 HAD 寄存器地址如表 5.32 所示。

表 5.32: HAD 寄存器表

HAD 寄存器 TCIP 地址	信号名	类型	初 始 值	描述
0xE0011010	MBCA	读/写	~	内存硬断点计数寄存器 A
0xE0011014	MBCB	读/写	~	内存硬断点计数寄存器 B
0xE001101C	BABA	读/写	~	内存硬断点基地址寄存器 A
0xE0011020	BABB	读/写	~	内存硬断点基地址寄存器 B
0xE0011024	BAMA	读/写	0	内存硬断点地址掩码寄存器 A
0xE0011028	BAMB	读/写	0	内存硬断点地址掩码寄存器 B
0xE0011034	HCR	读/写	0	HAD 控制寄存器 (HAD Control Register)
0xE0011038	HSR	读	0	HAD 状态寄存器 (HAD Status Register)
0xE0011054	CSR	读/写	0	控制和状态寄存器 (Control and Status Register)
0xE0011080	BABC	读/写	~	内存硬断点基地址寄存器 C
0xE0011084	BAMC	读/写	~	内存硬断点地址掩码寄存器 C
0xE0011088	BABD	读/写	~	内存硬断点基地址寄存器 D
0xE001108C	BAMD	读/写	~	内存硬断点地址掩码寄存器 D
0xE0011090	BABE	读/写	~	内存硬断点基地址寄存器 E
0xE0011094	BAME	读/写	~	内存硬断点地址掩码寄存器 E
0xE0011098	BABF	读/写	~	内存硬断点基地址寄存器 F
0xE001109C	BAMF	读/写	~	内存硬断点地址掩码寄存器 F
0xE00110A0	BABG	读/写	~	内存硬断点基地址寄存器 G
0xE00110A4	BAMG	读/写	~	内存硬断点地址掩码寄存器 G
0xE00110A8	BABH	读/写	~	内存硬断点基地址寄存器 H
0xE00110AC	BAMH	读/写	~	内存硬断点地址掩码寄存器 H
0xE00110B0	BABI	读/写	~	内存硬断点基地址寄存器 I
0xE00110B4	BAMI	读/写	~	内存硬断点地址掩码寄存器 I
0xE00110EC	MBIR	读	0	内存硬断点索引寄存器
0xE00110E0	DACSR	读/写	~	直接访问总线控制和状态寄存器
0xE00110E4	DATR	读/写	~	直接访问总线传输寄存器
0xE00110E8	DARWR	读/写	~	直接访问总线读写寄存器

5.6.3 地址观测异常

5.6.3.1 简介

为了满足操作系统层面对应用的调试需求，并且脱离 JTAG 的硬件限制，更自由的使用硬件调试功能，E802 中 HAD 控制状态寄存器 CSR 的第 6 位 MBEE 位为 1 时，内存硬断点的发生将产生地址观测异常。

地址观测异常具有最高异常优先级，满足地址观测异常响应条件进入异常后，用户可以通过 TCIP 接口配置 HAD 寄存器，提高调试效率。




图 5.32: CPU 和 HAD 交互

5.6.3.2 地址观测异常相关寄存器

地址观测异常寄存器包括了断点相关的寄存器。在此基础上，为了方便调试人员进行定位，新增加了硬件断点触发指示寄存器 MBIR，该寄存器里记录了最近一次触发硬件断点的硬件断点号。用户读取该寄存器可以查询到最近一次触发地址观测异常的硬件断点索引号。读取方式和读取其它 HAD 寄存器一样。MBIR 的位定义如 图 5.33 所示：

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
preserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
preserved													INDEX		

图 5.33: MBIR 寄存器

INDEX – 最近触发硬件断点索引号

该区域用于存储最近触发硬件断点的硬件断点编号，为硬件置位软件只读寄存器。

0: reset 值；

1: 最近一次触发硬件断点请求时 BKPTA；

2: 最近一次触发硬件断点请求时 BKPTB。

如果 CPU 内配置了 BKPT9，则：

- 3: 最近一次触发硬件断点请求时 BKPTC;
- 4: 最近一次触发硬件断点请求时 BKPTD;
- 5: 最近一次触发硬件断点请求时 BKPTE;
- 6: 最近一次触发硬件断点请求时 BKPTF;
- 7: 最近一次触发硬件断点请求时 BKPTG;
- 8: 最近一次触发硬件断点请求时 BKPTH;
- 9: 最近一次触发硬件断点请求时 BKPTI;
- 10~15: 无意义。

5.6.4 HAD 直接访问内存功能 (DDMA)

5.6.4.1 简介

为了提高调试效率，E802 在传统的调试单元访问内存方式的基础上，支持 HAD 直接访问内存。如下图 5.34 所示，路线 1 为调试单元访问内存的传统方式，首先需要驱动一条内存访问指令，如 LD、ST 等，由指令功能决定对内存的访问方式。如路线 2 所示，HAD 直接访问内存功能将绕过 CPU 中的取指单元和执行单元，直接向总线发出传输请求，拥有更高的内存访问速度，并且降低了 CPU 状态对 HAD 内存访问操作的影响。此功能的另外一个特点是允许 HAD 在非调试模式下执行内存访问，HAD 寄存器 HCR 的第 29 位 DDAE 打开时，HAD 能发起对内存的直接访问请求。




图 5.34: DDMA 功能示意图

5.6.4.2 DDMA 寄存器定义

1. **DACSR**: 决定每次传输的类型、size 以及 prot。在每次传输开始前都需要将此寄存器配置完成。



图 5.35: DACSR 寄存器

表 5.33: DACSR 表项说明

位	R/W	说明
TRANS MODE[2:0]	R/W	3' b000: single, 单次传输 3' b001: increase, 地址递增传输。 Size 为 byte: 传输完成后 DATR 加 1。 Size 为 half word: 传输完成后 DATR 加 2。 Size 为 word: 传输完成后 DATR 加 4。 3' b010~3' b111: preserved
TRANS SIZE[2:0]	R/W	3' b000: byte 3' b001: half word 3' b010: word 3' b011~3' b111: preserved
TRANS PROT[3:0]	R/W	指令/数据位: 可编辑 cacheable: 可编辑 超级用户/普通用户: 可编辑 可信/非可信: 在最高调试权限时可编辑, 在其他权限固定为 0 Prot 的内容: cacheable; secu; super; 指令数据位->[3:0]
TRANS BUSY	R	1: 前次传输未完成 0: 传输为空
TRANS ERROR	R	1: 前次传输发生异常 0: 前次传输正常完成

下页继续

表 5.33 – 续上页

位	R/W	说明
DATA PHASE	R/W	读传输数据阶段位： 1: 读 DARWR 将不会发起新的总线读传输。 0: 读 DARWR 将会发起新的总线读传输。 硬件置 1: 当传输类型为 single 时，由本调试单元发起的一次总线读传输正常完成后，此位将被硬件置为 1。 硬件清 0: 读 DARWR 后会被硬件清 0。

2. **DATR**: 直接内存访问目的地址寄存器



图 5.36: DATR 寄存器

该寄存器由 32 位组成，记录了访问地址，下一次传输地址即为此数值。如果是递增传输，每一次传输完成地址寄存器会自动更新。递增方式参照 TRANS MODE 中的描述。

3. **DARWR**: 读写寄存器



图 5.37: DARWR 寄存器

此寄存器有两个功能：

- 1) 通过读或写这组寄存器来驱动一次总线的读或写传输，详细情况见 表 5.34 。
- 2) 通过读此寄存器，来得到上一次读传输完成后的数据。

表 5.34: DARWR 驱动总线传输

对 DARWR 的操作	DATA PHASE	TRANS MODE	发起的传输
读	0	Single	读
读	0	Increase	读
读	1	- (no care)	无
写	~	~	写

对于写操作来说，此寄存器只有单一的功能：驱动总线发起一次写传输操作。写传输地址为 DATR 的数值，写传输的数据为写入此寄存器的数值。

对于读操作来说，一次读有可能触发一次总线读操作，并且把 DARWR 的数据读出。如果不想发起总线传输，需要把 DATA PHASE 位置起。Single 的读传输正常完成后，DATA PHASE 位将自动被置 1。当 DATA PHASE 位为 1 时，下一次读 DARWR 寄存器时，触发总线读传输的能力将被屏蔽，同时 DATA PHASE 位被清为 0。

5.6.4.3 DDMA 操作示例

1. 对地址 32' hABCD 发起单次读操作, size: word, prot: 4' b0。
- 2) 配置 HCR 寄存器, 置 DDAE 位为 1;
- 3) Set DATR = 32' hABCD;
- 4) Set DACSR = 32' h20; (传输类型: single)
- 5) Read DARWR; (总线发起读传输, 完成后 read phase 位置 1)
- 6) Read DARWR。(读回总线返回数据, read phase 位置 0)

在第 3 和第 4 步之间, 可以增加一步 read DACSR, 通过 busy 和 error 两位用来检查之前的传输是否已经正常完成。

2. 对地址 32' hABCD 发起连续 5 次 increase 读操作, size: word, prot: 4' b0。
 - 1) 配置 HCR 寄存器, 置 DDAE 位为 1;
 - 2) Set DATR = 32' hABCD;
 - 3) Set DACSR = 32' h21; (传输类型: increase);
 - 4) Read DARWR; (第一次传输开始);
 - 5) Read DARWR; (第二次传输开始, 第一个数据得到);
 - 6) Read DARWR; (第三次传输开始, 第二个数据得到);
 - 7) Read DARWR; (第四次传输开始, 第三个数据得到);
 - 8) Read DARWR; (第五次传输开始, 第四个数据得到);
 - 9) Read DARWR。(第五个数据得到, 多发起一次读传输, 如要避免, 需要在第 8 步之前, 设置 DACSR 中的 DATA PHASE 位为 1)。
3. 对地址 32' hABCD 发起连续 5 次 increase 写操作, size: word, prot: 4' b0。
 - 1) 配置 HCR 寄存器, 置 DDAE 位为 1;
 - 2) Set DATR = 32' hABCD;
 - 3) Set DACSR = 32' h21; (传输类型: increase);
 - 4) write DARWR; (第一次写传输开始);
 - 5) write DARWR; (第二次写传输开始);
 - 6) write DARWR; (第三次写传输开始);
 - 7) write DARWR; (第四次写传输开始);
 - 8) write DARWR。(第五次写传输开始)。

第六章 指令集

6.1 概述

E802 的指令集具有高级语言特性，并为一些频繁执行的指令进行了优化。该指令集包括标准的算术逻辑指令、位操作指令、字节提取指令、数据转移指令、控制流改变指令和条件执行指令，这些条件执行指令有助于减少短跳转的条件转移。E802 指令有两种宽度：16 位指令和 32 位指令，指令代码由两种指令混编而成，两种指令之间的切换没有额外的开销。

6.2 32 位指令

本节主要介绍 E802 的 32 位指令集，包括 32 位指令集的功能分类、编码方式和寻址模式等。

6.2.1 32 位指令功能分类

E802 的 32 位指令按照指令实现的功能来划分，可以分为：

- 数据运算指令
- 分支跳转指令
- 内存存取指令
- 特权指令
- 特殊功能指令

6.2.1.1 数据运算指令

数据运算类指令可以进一步分为：

加减法指令：

表 6.1: 32 位加减法指令列表

指令名称	指令描述
ADDU32	无符号加法指令
ADDC32	无符号带进位加法指令
ADDI32	无符号立即数加法指令
SUBU32	无符号减法指令
SUBC32	无符号带借位减法指令
SUBI32	无符号立即数减法指令
RSUB32	反向减法指令
IXH32	索引半字指令
IXW32	索引字指令
INCF32	C 为 0 立即数加法指令
INCT32	C 为 1 立即数加法指令
DECF32	C 为 0 立即数减法指令
DECT32	C 为 1 立即数减法指令

逻辑操作指令：

表 6.2: 32 位逻辑操作指令列表

指令名称	指令描述
AND32	按位与指令
ANDI32	立即数按位与指令
ANDN32	按位非与指令
ANDNI32	立即数按位非与指令
OR32	按位或指令
ORI32	立即数按位或指令
XOR32	按位异或指令
XORI32	立即数按位异或指令
NOR32	按位或非指令
NOT32	按位非指令

移位指令：

表 6.3: 32 位移位指令列表

指令名称	指令描述
LSL32	逻辑左移指令
LSLI32	立即数逻辑左移指令
LSLC32	立即数逻辑左移至 C 位指令
LSR32	逻辑右移指令

下页继续

表 6.3 – 续上页

指令名称	指令描述
LSRI32	立即数逻辑右移指令
LSRC32	立即数逻辑右移至 C 位指令
ASR32	算术右移指令
ASRI32	立即数算术右移指令
ASRC32	立即数算术右移至 C 位指令
ROTL32	循环左移指令
ROTLI32	立即数循环左移指令
XSR32	扩展右移指令

比较指令：

表 6.4: 32 位比较指令列表

指令名称	指令描述
CMPNEI32	立即数不等比较指令
CMPHSI32	立即数无符号大于等于比较指令
CMPLTI32	立即数有符号小于比较指令

数据传输指令：

表 6.5: 32 位数据传输指令列表

指令名称	指令描述
MOV32	数据传送指令
MOVF32	C 为 0 数据传送指令
MOVT32	C 为 1 数据传送指令
MOVI32	立即数数据传送指令
MOVH32	立即数高位数据传送指令
MVC32	C 位传送指令
LRW32	存储器读入指令
GRS32	符号产生指令

比特操作指令：

表 6.6: 32 位比特操作指令列表

指令名称	指令描述
BCLRI32	立即数位清零指令
BSETI32	立即数位置位指令
BTSTI32	立即数位测试指令

提取插入指令：

表 6.7: 32 位提取插入指令列表

指令名称	指令描述
XTRB0.32	提取字节 0 并无符号展指令
XTRB1.32	提取字节 1 并无符号扩展指令
XTRB2.32	提取字节 2 并无符号扩展指令
XTRB3.32	提取字节 3 并无符号扩展指令

乘除法指令：

表 6.8: 32 位乘除法指令列表

指令名称	指令描述
MULT32	乘法指令

杂类运算指令：

表 6.9: 32 位杂类运算指令列表

指令名称	指令描述
FF0. 32	快速找 0 指令
FF1. 32	快速找 1 指令
BMASKI32	立即数位屏蔽产生指令
BGENI32	立即数位产生指令

6.2.1.2 分支跳转指令

分支跳转指令可以进一步分为：

分支指令：

表 6.10: 32 位分支指令列表

指令名称	指令描述
BT32	C 为 1 分支指令
BF32	C 为 0 分支指令

跳转指令：

表 6.11: 32 位跳转指令列表

指令名称	指令描述
BR32	无条件跳转指令
BSR32	跳转到子程序指令
RTS32	链接寄存器跳转指令

6.2.1.3 内存存取指令

内存存取指令可以进一步分为：

立即数偏移存取指令：

表 6.12: 32 位立即数偏移存取指令列表

指令名称	指令描述
LD32.B	无符号扩展字节加载指令
LD32.BS	有符号扩展字节加载指令
LD32.H	无符号扩展半字加载指令
LD32.HS	有符号扩展半字加载指令
LD32.W	字加载指令
ST32.B	字节存储指令
ST32.H	半字存储指令
ST32.W	字存储指令

多寄存器存取指令：

表 6.13: 32 位多寄存器存取指令列表

指令名称	指令描述
LDQ32	连续四字加载指令
LDM32	连续多字加载指令
STQ32	连续四字存储指令
STM32	连续多字存储指令

6.2.1.4 特权指令

特权指令可以进一步分为：

控制寄存器操作指令：

表 6.14: 32 位控制寄存器操作指令列表

指令名称	指令描述
MFCR32	控制寄存器读传送指令
MTCR32	控制寄存器写传送指令
PSRSET32	PSR 位置位指令
PSRCLR32	PSR 位清零指令

低功耗指令：

表 6.15: 32 位低功耗指令列表

指令名称	指令描述
WAIT32	进入低功耗等待模式指令
DOZE32	进入低功耗睡眠模式指令
STOP32	进入低功耗暂停模式指令

异常返回指令：

表 6.16: 32 位异常返回指令列表

指令名称	指令描述
RTE32	异常和普通中断返回指令

6.2.1.5 特殊功能指令

特殊功能指令具体包括：

表 6.17: 32 位特殊功能指令列表

指令名称	指令描述
SYNC32	CPU 同步指令
TRAP32	无条件操作系统陷阱指令
IDLY32	中断识别禁止指令
BMSET32	BCTM 位置位指令
BMCLR32	BCTM 位清零指令

6.3 16 位指令

本节主要介绍 E802 的 16 位指令集，包括 16 位指令集的功能分类，编码方式和寻址模式等。

6.3.1 16 位指令功能分类

E802 的 16 位指令集按照指令实现的功能来划分，可以分为：

- 数据运算指令
- 分支跳转指令
- 内存存取指令

6.3.1.1 数据运算指令

数据运算类指令可以进一步分为：

加减法指令：

表 6.18: 16 位加减法指令列表

指令名称	指令描述
ADDU16	无符号加法指令
ADDC16	无符号带进位加法指令
ADDI16	无符号立即数加法指令
SUBU16	无符号减法指令
SUBC16	无符号带借位减法指令
SUBI16	无符号立即数减法指令

逻辑操作指令：

表 6.19: 16 位逻辑操作指令列表

指令名称	指令描述
AND16	按位与指令
ANDN16	按位非与指令
OR16	按位或指令
XOR16	按位异或指令
NOR16	按位或非指令
NOT16	按位非指令

移位指令：

表 6.20: 16 位移位指令列表

指令名称	指令描述
LSL16	逻辑左移指令
LSLI16	立即数逻辑左移指令

下页继续

表 6.20 – 续上页

指令名称	指令描述
LSR16	逻辑右移指令
LSRI16	立即数逻辑右移指令
ASR16	算术右移指令
ASRI16	立即数算术右移指令
ROTL16	循环左移指令

比较指令：

表 6.21: 16 位比较指令列表

指令名称	指令描述
CMPNE16	不等比较指令
CMPNEI16	立即数不等比较指令
CMPHS16	无符号大于等于比较指令
CMPHSI16	立即数无符号大于等于比较指令
CMPLT16	有符号小于比较指令
CMPLTI16	立即数有符号小于比较指令
TST16	零测试指令
TSTNBZ16	无字节等于零寄存器测试指令

数据传输指令：

表 6.22: 16 位数据传输指令列表

指令名称	指令描述
MOV16	数据传送指令
MOVI16	立即数数据传送指令
MVCV16	C 位传送指令
LRW16	存储器读入指令

比特操作指令：

表 6.23: 16 位比特操作指令列表

指令名称	指令描述
BCLR16	立即数位清零指令
BSETI16	立即数位置位指令
BTSTI16	立即数位测试指令

提取插入指令：

表 6.24: 16 位提取插入指令列表

指令名称	指令描述
ZEXTB16	字节提取并无符号扩展指令
ZEXTH16	半字提取并无符号扩展指令
SEXTB16	字节提取并有符号扩展指令
SEXTH16	半字提取并有符号扩展指令
REVB16	字节倒序指令
REVH16	半字内字节倒序指令

乘除法指令：

表 6.25: 16 位乘法指令列表

指令名称	指令描述
MULT16	乘法指令

6.3.1.2 分支跳转指令

分支跳转指令可以进一步分为：

分支指令：

表 6.26: 16 位分支指令列表

指令名称	指令描述
BT16	C 为 1 分支指令
BF16	C 为 0 分支指令

跳转指令：

表 6.27: 16 位跳转指令列表

指令名称	指令描述
BR16	无条件跳转指令
JMP16	寄存器跳转指令
JSR16	寄存器跳转到子程序指令
RTS16	链接寄存器跳转指令
JMPIX16	寄存器索引跳转指令

6.3.1.3 内存存取指令

内存存取指令可以进一步分为：

立即数偏移存取指令：

表 6.28: 16 位立即数偏移存取指令列表

指令名称	指令描述
LD16.B	无符号扩展字节加载指令
LD16.H	无符号扩展半字加载指令
LD16.W	字加载指令
ST16.B	字节存储指令
ST16.H	半字存储指令
ST16.W	字存储指令

多寄存器存取指令：

表 6.29: 16 位多寄存器存取指令列表

指令名称	指令描述
POP16	出栈指令
IPOP16	中断出栈指令
PUSH16	压栈指令
IPUSH16	中断压栈指令
NIE16	中断嵌套使能指令
NIR16	中断嵌套返回指令

注解： NIE16 和 NIR16 需要在特权模式下执行。

16 位二进制转译堆栈指令：

表 6.30: 16 位二进制转译堆栈指令

指令名称	指令描述
BPUSH16.H	二进制转译半字压栈指令
BPUSH16.W	二进制转译字压栈指令
BPOP16.H	二进制转译半字出栈指令
BPOP16.W	二进制转译字出栈指令

6.3.1.4 特权指令

特权指令具体包括：

表 6.31: 16 位特权指令列表

指令名称	指令描述
NIE16	中断嵌套使能指令
NIR16	中断嵌套返回指令

注解: NIE16 和 NIR16 同时也是多寄存器存取指令。

6.4 指令集列表

E802 的指令集具有高级语言特性, 并为一些频繁执行的指令进行了优化。该指令集包括标准的算术逻辑指令、位操作指令、字节提取指令、数据转移指令、控制流改变指令和条件执行指令, 这些条件执行指令有助于减少短跳转的条件转移。

表 6.32 列出了 E802 指令集中所有 16 位和 32 位指令。

表 6.32: E802 的指令集

汇编指令	32 位	16 位	汇编格式	指令描述
ADDU	√	√	ADDU16 RZ, RX ADDU32 RZ, RX, RY	无符号加法指令
ADDC	√	√	ADDC16 RZ, RX ADDC32 RZ, RX, RY	无符号带进位加法指令
ADDI	√	√	ADDI16 RZ, OIMM8 ADDI32 RZ, RX, OIMM12	无符号立即数加法指令
SUBU	√	√	SUBU16 RZ, RY SUBU32 RZ, RX, RY	无符号减法指令
SUBC	√	√	SUBC16 RZ, RY SUBC32 RZ, RX, RY	无符号带借位减法指令
SUBI	√	√	SUBI16 RZ, OIMM8 SUBI32 RZ, RX, OIMM12	无符号立即数减法指令
RSUB	√	×	RSUB32 RZ, RX, RY	反向减法指令
IXH	√	×	IXH32 RZ, RX, RY	索引半字指令
IXW	√	×	IXW32 RZ, RX, RY	索引字指令
INCF	√	×	INCF32 RZ, RX, IMM5	C 为 0 立即数加法指令
INCT	√	×	INCT32 RZ, RX, IMM5	C 为 1 立即数加法指令
DECF	√	×	DECF32 RZ, RX, IMM5	C 为 0 立即数减法指令
DECT	√	×	DECT32 RZ, RX, IMM5	C 为 1 立即数减法指令

下页继续

表 6.32 – 续上页

AND	√	√	AND16 RZ, RX AND32 RZ, RX, RY	按位与指令
ANDI	√	×	ANDI32 RZ, RX, IMM12	立即数按位与指令
ANDN	√	√	ANDN16 RZ, RY ANDN32 RZ, RZ, RX	按位非与指令
ANDNI	√	×	ANDNI32 RZ, RX, IMM12	立即数按位非与指令
OR	√	√	OR16 RZ, RX OR32 RZ, RX, RY	按位或指令
ORI	√	×	ORI32 RZ, RX, IMM16	立即数按位或指令
XOR	√	√	XOR16 RZ, RX XOR32 RZ, RX, RY	按位异或指令
XORI	√	×	XORI32 RZ, RX, IMM12	立即数按位异或指令
NOR	√	√	XOR16 RZ, RX XOR32 RZ, RX, RY	按位或非指令
NOT	√	√	NOT16 RZ NOT32 RZ, RX	按位非指令
LSL	√	√	LSL16 RZ, RY LSL32 RZ, RX, RY	逻辑左移指令
LSLI	√	√	LSLI16 RZ, RX, IMM5 LSLI32 RZ, RX, IMM5	立即数逻辑左移指令
LSLC	√	×	LSLC32 RZ, RX, OIMM5	立即数逻辑左移至 C 位指令
LSR	√	√	LSR16 RZ, RY LSR32 RZ, RX, RY	逻辑右移指令
LSRI	√	√	LSRI16 RZ, RX, IMM5 LSRI32 RZ, RX, IMM5	立即数逻辑右移指令
LSRC	√	×	LSRC32 RZ, RX, OIMM5	立即数逻辑右移至 C 位指令
ASR	√	√	ASR16 RZ, RY ASR32 RZ, RX, RY	算术右移指令
ASRI	√	√	ASRI16 RZ, RX, IMM5 ASRI32 RZ, RX, IMM5	立即数算术右移指令
ASRC	√	×	ASRC32 RZ, RX, OIMM5	立即数算术右移至 C 位指令
ROTL	√	√	ROTL16 RZ, RY ROTL32 RZ, RX, RY	循环左移指令
ROTLI	√	×	ROTLI32 RZ, RX, IMM5	立即数循环左移指令
XSR	√	×	XSR32 RZ, RX, OIMM5	扩展右移指令
CMPNE	×	√	CMPNE16 RX, RY	不等比较指令
CMPNEI	√	√	CMPNEI16 RX, IMM5 CMPNEI32 RX, IMM16	立即数不等比较指令
CMPHS	×	√	CMPHS16 RX, RY	无符号大于等于比较指令

下页继续

表 6.32 – 续上页

CMPHSI	√	√	CMPHSI16 RX, OIMM5 CMPHSI32 RX, OIMM16	立即数无符号大于等于比较指令
CMPLT	×	√	CMPLT16 RX, RY	有符号小于比较指令
CMPLTI	√	√	CMPLTI16 RX, OIMM5 CMPLTI32 RX, OIMM16	立即数有符号小于比较指令
TST	×	√	TST16 RX, RY	零测试指令
TSTNBZ	×	√	TSTNBZ16 RX	无字节等于零寄存器测试指令
MOV	√	√	MOV16 RZ, RX	数据传送指令
MOVF	√	×	MOVF32 RZ, RX	C 为 0 数据传送指令
MOVT	√	×	MOVT32 RZ, RX	C 为 1 数据传送指令
MOVI	√		MOVI16 RZ, IMM8 MOVI32 RZ, IMM16	立即数数据传送指令
MOVIH	√	×	MOVIH32 RZ, IMM16	立即数高位数据传送指令
LRW	√	√	LRW16 LABEL LRW16 IMM32 LRW32 LABEL LRW32 IMM32	存储器读入指令
MVCV	×	√	MVCV16 RZ	C 位取反传送指令
MVC	√	×	MVC32 RZ	C 位传送指令
BCLRI	√	√	BCLRI16 RZ, IMM5 BCLRI32 RZ, RX, IMM5	立即数位清零指令
BSETI	√	√	BSETI16 RZ, IMM5 BSETI32 RZ, RX, IMM5	立即数位置位指令
BTSTI	√	√	BTSTI32 RX, IMM5	立即数位测试指令
ZEXTB	×	√	ZEXTB16 RZ, RX;	字节提取并无符号扩展指令
ZEXTH	×	√	ZEXTH16 RZ, RX	半字提取并无符号扩展指令
SEXTB	×	√	SEXTB16 RZ, RX	字节提取并有符号扩展指令
SEXTH	×	√	SEXTH16 RZ, RX	半字提取并有符号扩展指令
XTRB0	√	×	XTRB0.32 RZ, RX	提取字节 0 并无符号扩展指令
XTRB1	√	×	XTRB1.32 RZ, RX	提取字节 1 并无符号扩展指令
XTRB2	√	×	XTRB2.32 RZ, RX	提取字节 2 并无符号扩展指令
XTRB3	√	×	XTRB3.32 RZ, RX	提取字节 3 并无符号扩展指令
REVB	×	√	REVB16 RZ, RX	字节倒序指令
REVH	×	√	REVH16 RZ, RX	半字内字节倒序指令
MULT	√	√	MULT16 RZ, RX MULT32 RZ, RX, RY	乘法指令
FF0	√	×	FF0.32 RZ, RX	快速找 0 指令
FF1	√	×	FF1.32 RZ, RX	快速找 1 指令
BMASKI	√	×	BMASKI32 RZ, OIMM5	立即数位屏蔽产生指令

下页继续

表 6.32 – 续上页

BGENI	√	×	BGENI32 RZ, IMM5	立即数位产生指令
BT	√	√	BT16 LABEL BT32 LABEL	C 为 1 分支指令
BF	√	√	BF16 LABEL BF32 LABEL	C 为 0 分支指令
BR	√	√	BR16 LABEL BR32 LABEL	无条件跳转指令
BSR	√	×	BSR32 LABEL	跳转到子程序指令
JMP	×	√	JMP16 RX	寄存器跳转指令
JSR	×	√	JSR16 RX	寄存器跳转到子程序指令
GRS	√	×	GRS32 RZ, LABEL GRS32 RZ, IMM32	符号产生指令
RTS	x	√	RTS16	链接寄存器跳转指令
LD.B	√	√	LD16.B RZ, (RX, DISP) LD32.B RZ, (RX, DISP)	无符号扩展字节加载指令
LD.BS	√	×	LD32.BS RZ, (RX, DISP)	有符号扩展字节加载指令
LD.H	√	√	LD16.H RZ, (RX, DISP) LD32.H RZ, (RX, DISP)	无符号扩展半字加载指令
LD.HS	√	×	LD32.HS RZ, (RX, DISP)	有符号扩展半字加载指令
LD.W	√	√	LD16.W RZ, (RX, DISP) LD32.W RZ, (RX, DISP)	字加载指令
ST.B	√	√	ST16.W RZ, (RX, DISP) ST32.W RZ, (RX, DISP)	字节存储指令
ST.H	√	√	ST16.H RZ, (RX, DISP) ST32.H RZ, (RX, DISP)	半字存储指令
ST.W	√	√	ST16.W RZ, (RX, DISP) ST32.W RZ, (RX, DISP)	字存储指令
LDM	√	×	LDM32 RY-RZ, (RX)	连续多字加载指令
STM	√	×	STM32 RY-RZ, (RX)	连续多字存储指令
PUSH	×	√	PUSH16 REGLIST	压栈指令
POP	×	√	POP16 REGLIST	出栈指令
*BPUSH.H	×	√	BPUSH.H RZ	二进制转译半字压栈指令
*BPUSH.W	×	√	BPUSH.W RZ	二进制转译字压栈指令
*BPOP.H	×	√	BPOP.H RZ	二进制转译半字出栈指令
*BPOP.W	×	√	BPOP.W RZ	二进制转译字出栈指令
**IPUSH	×	√	IPUSH16	中断压栈指令
**IPOP	×	√	IPOP16	中断出栈指令
MFCR	√	×	MFCR32 RZ, CR<X, SEL>	控制寄存器读传送指令

下页继续

表 6.32 – 续上页

MTCR	√	×	MTCR32 RX, CR<Z, SEL>	控制寄存器写传送指令
PSRSET	√	×	PSRSET32 EE, IE, FE, AF	PSR 位置位指令
PSRCLR	√	×	PSRCLR32 EE, IE, FE, AF	PSR 位清零指令
WAIT	√	×	WAIT32	进入低功耗等待模式指令
DOZE	√	×	DOZE32	进入低功耗睡眠模式指令
STOP	√	×	STOP32	进入低功耗暂停模式指令
RTE	√	×	RTE32	异常和普通中断返回指令
SYNC	√	×	SYNC32	CPU 同步指令
BKPT	×	√	BKPT16	断点指令
TRAP	√	×	TRAP32 0 TRAP32 1 TRAP32 2 TRAP32 3	无条件操作系统陷阱指令
IDLY	√	×	IDLY32 N	中断识别禁止指令
**NIE	×	√	NIE16	中断嵌套使能指令
**NIR	×	√	NIR16	中断嵌套返回指令
*BMSET	√	×	BMSET32	BM 位置位指令
*BMCLR	√	×	BMCLR32	BM 位清零指令
*JMPIX	×	√	JMPIX16 RX, IMM	寄存器索引跳转指令

注解： √ 表示相应指令集中存在该指令，× 表示相应指令集中不存在该指令。* 表示二进制代码转译机制增加的指令，** 表示中断嵌套增强指令。

6.5 指令执行延迟

表 6.33: 指令执行延时表

指令类型	指令	执行周期	备注
加减法指令	ADDU32/16	1	-
	ADDC32/16	1	-
	ADDI32/16	1	-
	SUBU32/16	1	-
	SUBC32/16	1	-
	SUBI32/16	1	-
	RSUB32	1	-
	IXH32	1	-

下页继续

表 6.33 – 续上页

	IXW32	1	-
	INCF32	1	-
	INCT32	1	-
	DECF32	1	-
	DECT32	1	-
逻辑操作指令	AND32/16	1	-
	ANDN32/16	1	-
	ANDI32	1	-
	ANDNI32	1	-
	OR32/16	1	-
	ORI32	1	-
	XOR32/16	1	-
	XORI32	1	-
	NOR32/16	1	-
	NOT32/16	1	-
移位指令	LSL32/16	1	-
	LSLI32/16	1	-
	LSLC32	1	-
	LSR32/16	1	-
	LSRI32/16	1	-
	LSRC32	1	-
	ASR32/16	1	-
	ASRI32/16	1	-
	ASRC32	1	-
	ROTL32/16	1	-
	ROTLI32	1	-
	XSR32	1	-
	比较指令	CMPNE16	1
CMPNEI32/16		1	-
CMPHS16		1	-
CMPHSI32/16		1	-
CMPLT16		1	-
CMPLTI32/16		1	-
TST16		1	-
TSTNBZ16		1	-
数据传输指令	MOV32/16	1	-
	MOVF32	1	-
	MOVT32	1	-
	MOVI32/16	1	-
	MOVIH32	1	-

下页继续

表 6.33 – 续上页

	MVCV32/16	1	-
	MVC32	1	-
	LRW32/16*	1	-
	GRS32	1	-
比特操作指令	BCLRI32/16	1	-
	BSETI32/16	1	-
	BTSTI32/16	1	-
提取插入指令	ZEXTB16	1	-
	ZEXTH16	1	-
	SEXTB16	1	-
	SEXTH16	1	-
	XTRB0.32	1	-
	XTRB1.32	1	-
	XTRB2.32	1	-
	XTRB3.32	1	-
	REVB16	1	-
	REVB16	1	-
乘除法指令	MULT32/16	3-34	配置为快速乘法器时固定为 1 个-周期
杂类运算指令	FF0. 32	1	-
	FF1. 32	1	-
	BMASKI32	1	-
	BGENI32	1	-
分支指令	BT32/16	1	-
	BF32/16	1	-
跳转指令	BR32/16	1	-
	BSR32	1	-
	JMPIX16	1	-
	JMP16	1	-
	JSR16	1	-
	RTS32/16	1	-
立即数偏移存取指令	LD32/16.B*	1	-
	LD32.BS*	1	-
	LD32/16.H*	1	-
	LD32.HS*	1	-
	LD32/16.W*	1	-
	ST32/16.B*	1	-
	ST32/16.H*	1	-
	ST32/16.W*	1	-
多寄存器存取指令	LDQ32*	4	拆分为 4 条 LD.W 指令。
	LDM32*	N	拆分为 N 条 LD.W 指令。

下页继续

表 6.33 – 续上页

	STQ32*	4	拆分为 4 条 ST.W 指令。
	STM32*	N	拆分为 N 条 ST.W 指令。
	PUSH16*	1+N	拆分为 SUB 和 N 条 ST.W 指令。
	POP16*	2+N	拆分为 N 条 LD.W、ADD 和 RTS 指令。
	IPOP16*	7	拆分为 7 条原子指令
	IPUSH16*	7	拆分为 7 条原子指令
	NIE16*	5	拆分为 5 条原子指令
	NIR16*	5	拆分为 5 条原子指令
二进制转译堆栈指令	BPUSH16.H*	1	-
	BPUSH16.W*	1	-
	BPOP16.H*	1	-
	BPOP16.W*	1	-
控制寄存器操作指令	MFCR32	1	-
	MTCR32	1	-
	PSRSET32	1	-
	PSRCLR32	1	-
低功耗指令	WAIT32	1	-
	DOZE32	1	-
	STOP32	1	-
异常返回指令	RTE32	1	-
特殊功能指令	SYNC32	1	-
	BMSET32	1	-
	BMCLR32	1	-
	IDLY32	1	-
	TRAP32	1	-
	BKPT16	1	-

注解： * 表示内存存取相关指令，指令完成周期取决于总线延时或者高速缓存命中情况，表中数值所列为最快情况。

第七章 内存保护

7.1 内存保护单元简介

在受保护的系统中，主要有两类资源的访问需要被监视：存储器系统和外围设备。内存保护单元负责对存储器系统（包括外围设备）的访问合法性进行检查，其主要功能包括：

- 1) 判定当前工作模式下 CPU 是否具备对内存地址的读/写访问权限。
- 2) 获取该访问地址的附加属性，包括安全属性，是否可执行等。

内存保护单元支持 N 个表项（N 为 1-8 硬件可配置），可对 N 个区域的访问权限和属性进行设置。每个表项通过 0-7 的号码来标识和索引。内存保护单元的表项内容如下：

31						16		
Base Address								
15	9 8			4	3	2	1	0
Base Address			size		S	NX	AP	

图 7.1: 内存保护单元表项

其中：

EN：表示该区域是否生效；

Base Address：表示该区域的起始地址；

Size：表示该区域的大小；

S：表示该区域的安全属性；

NX：表示该区域取指的可执行性；

AP：表示该区域的访问权限；

具体的每个字段的属性参考相关系统控制寄存器。

7.2 相关系统控制寄存器

7.2.1 内存保护配置寄存器 (CCR, CR<18,0>)

内存保护配置寄存器用来配置内存保护区, Endian 模式, 以及系统和处理器的时钟比。

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reset	0															
Reset	0															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0	BE_V2	0	SCK				BE	0				MP			
Reset	0	0	0	-				-	0				0			

图 7.2: 内存保护配置寄存器

BE_V2-V2 版本大小端:

当 BE_V2 为 0 时, 非 V2 版本大小端;

当 BE_V2 为 1 时, V2 版本大小端;

该位与 BE 一起决定处理器具体工作的大小端模式, 该位仅在 BE 为 1 时起作用;

BE_V2 在 power on reset 时被配置且不能在之后改变, CPU 上有对应引脚引出。

SCK-系统和处理器的时钟比:

该位用来表示系统和处理器的时钟比, 其计算公式为: 时钟比 = SCK + 1, CPU 上有对应引脚引出。SCK 在 power on reset 时被配置且不能在之后改变。

该域目前没有任何功能, 只供软件查询。

BE-Endian 模式:

当 BE 为 0 时, 小端;

当 BE 为 1 时, 大端;

BE 在 power on reset 时被配置且不能在之后改变, CPU 上有对应引脚引出。

MP-内存保护设置位:

MP 用来设置 MPU 是否有效, 如下表:

表 7.1: E802 内存保护设置

MP	功能
00	MPU 无效
01	MPU 有效

7.2.2 访问权限配置寄存器 (CAPR, CR<19,0>)

CAPR 的各位如下 图 7.3 所示:

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reset	S7	S6	S5	S4	S3	S2	S1	S0	AP7		AP6		AP5		AP4	
	0	0	0	0	0	0	0	0	0		0		0		0	

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	AP3		AP2		AP1		AP0		NX7	NX6	NX5	NX4	NX3	NX2	NX1	NX0
	0		0		0		0		0	0	0	0	0	0	0	0

图 7.3: 访问权限配置寄存器

NX0~NX7-不可执行属性设置位:

当 NX 为 0 时, 该区为可执行区;
 当 NX 为 1 时, 该区为不可执行区。

注: 当处理器取指访问到不可执行的区域时, 会出现访问错误异常。

S0~S7-安全属性设置位:

当 S 为 0 时, 该区为非安全区;
 当 S 为 1 时, 该区为安全区。

AP0~AP7-访问权限设置位:

表 7.2: 访问权限设置

AP	超级用户权限	普通用户权限
00	不可访问	不可访问
01	读写	不可访问
10	读写	只读
11	读写	读写

7.2.3 保护区控制寄存器 (PACR, CR<20,0>)

PACR 的各位如下 图 7.4 所示:

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reset	Base Address															
	-															

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	Base Address										0	Size				E
	-										0	-				0

图 7.4: 保护区控制寄存器

Base Address-保护区地址的高位:

该寄存器指出了保护区地址的高位，但写入的基地址必须与设置的页面大小对齐，例如设置页面大小为 8M，CR<20,0>[22:7] 必须为 0，各页面的具体要求见 表 7.3。

Size-保护区大小：

保护区大小从 128B 到 4GB，它可以通过公式：保护区大小 = $2^{\text{Size}+1}$ 计算得到。因此 Size 可设置的范围为 00110 到 11111，其它一些值都会造成不可预测的结果。

表 7.3: 保护区大小配置和其对基址要求

Size	保护区大小	对基地址低位的要求
00000—00101	保留	-
00110	128B	无要求
00111	256B	CR<20,0>.bit[7]=0
01000	512B	CR<20,0>.bit[8:7]=0
01001	1KB	CR<20,0>.bit[9:7]=0
01010	2KB	CR<20,0>.bit[10:7]=0
01011	4KB	CR<20,0>.bit[11:7]=0
01100	8KB	CR<20,0>.bit[12:7]=0
01101	16KB	CR<20,0>.bit[13:7]=0
01110	32KB	CR<20,0>.bit[14:7]=0
01111	64KB	CR<20,0>.bit[15:7]=0
10000	128KB	CR<20,0>.bit[16:7]=0
10001	256KB	CR<20,0>.bit[17:7]=0
10010	512KB	CR<20,0>.bit[18:7]=0
10011	1MB	CR<20,0>.bit[19:7]=0
10100	2MB	CR<20,0>.bit[20:7]=0
10101	4MB	CR<20,0>.bit[21:7]=0
10110	8MB	CR<20,0>.bit[22:7]=0
10111	16MB	CR<20,0>.bit[23:7]=0
11000	32MB	CR<20,0>.bit[24:7]=0
11001	64MB	CR<20,0>.bit[25:7]=0
11010	128MB	CR<20,0>.bit[26:7]=0
11011	256MB	CR<20,0>.bit[27:7]=0
11100	512MB	CR<20,0>.bit[28:7]=0
11101	1GB	CR<20,0>.bit[29:7]=0
11110	2GB	CR<20,0>.bit[30:7]=0
11111	4GB	CR<20,0>.bit[31:7]=0

E-保护区有效设置：

当 E 为 0 时，保护区无效；

当 E 为 1 时，保护区有效。

7.2.4 保护区选择寄存器 (PRSR, CR<21,0>)

PRSR 用来选择当前操作的保护区，其各位如图 7.5 所示：




图 7.5: 保护区选择寄存器

RID-保护区索引值：

RID 表示所选择的对应的保护区，如 000 表示第 0 保护区。

7.3 内存访问处理

当 MPU 被使能后，在内存访问信号产生时，MPU 会检查当前访问的地址是否在这些保护区内：

如果访问的地址不在这些区中的任何一个，此内存访问会中途停止；

如果访问的地址在这些区中的一个或多个内，此访问被已使能的最高索引区（7 为最高，0 为最低）所控制。

7.4 内存保护单元设置

7.4.1 内存保护单元使能

CR<20,0> 中的第 0 位是 MPU 有效控制位。在 MPU 有效之前，至少有一个区被指定以及它相应的 NX、S 和 AP 也必须被设置。此外，这个让 MPU 有效的指令必须在指令地址访问有效的范围之内，即此指令所在的区域不可以在 MPU 中设置为拒绝访问。若不这么做，将会导致不可预测的结果。

7.4.2 内存访问起始地址设置

CR<20,0> 中定义了四/八个保护区的起始地址和大小。保护区大小必须是 2 的幂，能从 128B 到 4GB。起始地址必须与区大小对齐，比如：8KB 大小的保护区，起始地址可以是 32' h12346000，但是 16KB 大小的保护区，起始地址就不可以为这个值，可以是 32' h12344000。

7.5 堆栈保护

E802 实现了可配置的堆栈保护功能。由栈顶寄存器 (STR)、栈底寄存器 (SBR) 划出栈保护区间。该功能使能时会对所有以堆栈指针 (R14) 为基地址的存储操作进行检查, 当访问地址超出这一区间时, 发生访问错误异常。该异常优先级及处理方法与其他访问错误异常相同。




图 7.6: 堆栈保护示意图

堆栈保护机制的控制信息可通过 SGCR 寄存器进行设置。栈顶和栈底信息可通过 SGTR (栈顶) 和 SGBR (栈底) 进行设置; 在配置有中断指针且使能时, 只要打开堆栈保护功能, 中断堆栈的栈保护功能也会被打开, 在使用中断指针时进行检查。中断栈保护的上下边界可通过 SGISTR (中断栈保护上边界) 和 SGISBR (中断栈保护下边界) 进行设置。

7.5.1 堆栈保护的相关寄存器

7.5.1.1 栈保护控制寄存器 (SGCR, CR<0,4>)

栈保护控制寄存器用来控制栈保护机制的使能, 以及在何种用户模式下有效。



图 7.7: 栈保护控制寄存器

SGE – 栈保护功能使能位

栈保护功能有效开关。在开启功能前, 应将 SGTR 与 SGBR 配置完毕。功能开启后, 匹配 CPU 所处状态后, CPU 将对以 SP (R14) 作为基地址的内存访问指令的访问地址检查。当

SP<SGBR, 或者 SP+size(byte:1,hw:2,word:4, 以此类推)>SGTR, 将发生访问错误异常（向量号：2）。此异常受到 EE 位控制，在 EE 未开启的情况下进入不可恢复异常。**SGE** 位默认值为 0。指令包括（LD/ST/POP/PUSH/STR/LDR 等）

0: 栈保护功能关闭。

1: 栈保护功能使能。

SGP – 超级用户、普通用户模式有效位

指示在超级用户、普通用户模式下，栈保护功能有效。**SGP** 位默认值为 0。

0: 普通用户模式下有效。

1: 超级用户模式下有效。

7.5.1.2 栈保护上下边界寄存器（SGTR,CR<1,4>; SGBR,CR<2,4>）




图 7.8: 栈保护上边界寄存器




图 7.9: 栈保护下边界寄存器

SGTR_addr, SGBR_addr

分别表示栈保护上下边界。

7.5.1.3 中断栈保护上下边界寄存器（SGISTR,CR<6,4>; SGISBR,CR<7,4>）




图 7.10: 中断栈保护上边界寄存器

SGISTR_addr, SGISBR_addr

分别表示中断栈保护的上下边界。要使能中断堆栈保护需要先使能中断栈。




图 7.11: 中断栈保护下边界寄存器

第八章 片上高速缓存

8.1 高速缓存简介

E802 CPU 提供硬件可配置的高速缓存器 (Cache)。Cache 控制寄存器单元 (CRU) 为 Cache 提供了一组设置寄存器，包括 Cache 的使能、缓存行的无效和高速缓存区的配置。




图 8.1: Cache 控制寄存器单元结构图

8.2 相关系统控制寄存器

CRU 提供一组 32-bit 的寄存器，各个寄存器地址空间如表 8.1 所示。

表 8.1: Cache 控制寄存器定义

地址	名称	类型	初始值	描述
0xE000F000	CER	读/写	0x00000000	高速缓存使能寄存器
0xE000F004	CIR	读/写	0x00000000	高速缓存无效寄存器
0xE000F008	CRCR0	读/写	0x00000000	0 号可高缓区配置寄存器
0xE000F00C	CRCR1	读/写	0x00000000	1 号可高缓区配置寄存器 (配置 2 个或 2 个以上可高缓区)
0xE000F010	CRCR2	读/写	0x00000000	2 号可高缓区配置寄存器 (配置 3 个或 3 个以上可高缓区)
0xE000F014	CRCR3	读/写	0x00000000	3 号可高缓区配置寄存器 (配置 4 个可高缓区)
0xE000F018 0xE000FFFF	~ -	-	-	保留

8.2.1 高速缓存使能寄存器 (CER)




图 8.2: 高速缓存使能寄存器

EN-Cache 使能位:

当 EN 为 0 时, Cache 处于关闭状态。

当 EN 为 1 时, Cache 处于工作状态。

CFG-Cache 属性配置位:

0: 指令与数据 Cache;

1: 指令 Cache。

8.2.2 高速缓存无效寄存器 (CIR)




图 8.3: 高速缓存无效寄存器

INV_ALL-整个 Cache 无效设置位:

当 INV_ALL 为 1 时, 无效 Cache 中所有缓存行。

INV_ONE-单条缓存行无效设置位:

当 INV_ONE 为 1 时, 无效选中的缓存行。

INV_ADDR-缓存行地址:

INV_ADDR 表征需要被无效的缓存行地址。

REV-保留位

8.2.3 可高缓区配置寄存器 0~3 (CRCR)




图 8.4: 可高缓区配置寄存器

Base Address-可高缓区基地址:

可高缓区大小 1KB 到 4GB 可配置, 该域指出了可高缓区地址的高位, 例如设置页面大小为 8M, CRCR[22:10] 必须为 0, 不同大小的区各页面的具体要求见下 表 8.2 。

表 8.2: 可高缓区大小配置和其对基址要求

Size	可高缓区大小	对基地址低位的要求
00000—01010	保留	-
01001	1KB	-
01010	2KB	CRCR.bit[10]=0
01011	4KB	CRCR.bit[11:10]=0
01100	8KB	CRCR.bit[12:10]=0
01101	16KB	CRCR.bit[13:10]=0

下页继续

表 8.2 – 续上页

Size	可高缓区大小	对基地址低位的要求
01110	32KB	CRCR.bit[14:10]=0
01111	64KB	CRCR.bit[15:10]=0
10000	128KB	CRCR.bit[16:10]=0
10001	256KB	CRCR.bit[17:10]=0
10010	512KB	CRCR.bit[18:10]=0
10011	1MB	CRCR.bit[19:10]=0
10100	2MB	CRCR.bit[20:10]=0
10101	4MB	CRCR.bit[21:10]=0
10110	8MB	CRCR.bit[22:10]=0
10111	16MB	CRCR.bit[23:10]=0
11000	32MB	CRCR.bit[24:10]=0
11001	64MB	CRCR.bit[25:10]=0
11010	128MB	CRCR.bit[26:10]=0
11011	256MB	CRCR.bit[27:10]=0
11100	512MB	CRCR.bit[28:10]=0
11101	1GB	CRCR.bit[29:10]=0
11110	2GB	CRCR.bit[30:10]=0
11111	4GB	CRCR.bit[31:10]=0

Size-保护区大小:

可高缓区大小可以通过公式：可高缓区大小 = $2^{(Size+1)}$ 计算得到。因此 Size 可设置的范围为 01001 到 11111，其它一些值都会造成不可预测的结果。

EN-可高缓区有效位:

当 EN 为 0 时，可高缓区无效；

当 EN 为 1 时，可高缓区有效。

第九章 总线矩阵与总线接口

9.1 简介

E802 实现了多总线接口，分别包括系统总线、指令总线。

总线矩阵为处理器内部请求访问外部总线接口提供了互联功能。总线矩阵与 CPU 内部请求及总线接口的连接关系如 图 9.1 所示。总线矩阵根据内存访问的地址仲裁总线接口类型，将处理器内部访问分发到系统总线、指令总线上。




图 9.1: E802 总线矩阵

处理器内部的取指访问和数据访问拥有相同的总线访问权限，可以访问所有总线接口。为了解决同一时钟周期取指访问和数据访问竞争同一总线接口的问题，总线矩阵也负责请求的优先级判断。当取指请求和数据请求竞争同一总线接口时，数据请求拥有更高的优先级。

E802 多总线接口的基本信息和可配置性如 表 9.1 所示。

表 9.1: 多总线接口的基本信息和可配置性

总线接口	可配置性	总线协议	时序方式
系统总线	固定包含，协议可配	AHB	直接输出 (non-Flop-out)
系统总线	固定包含，协议可配	AHB-Lite	直接输出 (non-Flop-out)
指令总线	固定包含	AHB-Lite	直接输出 (non-Flop-out)

另外，E802 通过提供一组接口信号（pad_bmu_iahbl_base 和 pad_bmu_iahbl_mask），支持指令总线基地址和空间大小硬件可配置。其中，pad_bmu_iahbl_base 指定了指令总线的基地址；pad_bmu_iahbl_mask 指定了不同地址空间下对地址对齐的需求。指令总线的地址空间 1MB 到 4GB 可配置，例如设置地址空间大小为 8M，pad_bmu_iahbl_base[2:0] 必须为 3' b0，pad_bmu_iahbl_mask[11:0] 必须为 12' b1111 1111 1000，不同大小的地址空间具体要求见下表。

表 9.2: 指令总线对基地址和地址对齐的要求

地址空间大小	对 pad_bmu_iahbl_base 的要求	对 pad_bmu_iahbl_mask 的要求
1MB	没有要求	bit[11:0]=12' b1111 1111 1111
2MB	bit[0] =0	bit[11:0]=12' b1111 1111 1110
4MB	bit[1:0] =2' b0	bit[11:0]=12' b1111 1111 1100
8MB	bit[2:0] =3' b0	bit[11:0]=12' b1111 1111 1000
16MB	bit[3:0] =4' b0	bit[11:0]=12' b1111 1111 0000
32MB	bit[4:0] =5' b0	bit[11:0]=12' b1111 1110 0000
64MB	bit[5:0] =6' b0	bit[11:0]=12' b1111 1100 0000
128MB	bit[6:0] =7' b0	bit[11:0]=12' b1111 1000 0000
256MB	bit[7:0] =8' b0	bit[11:0]=12' b1111 0000 0000
512MB	bit[8:0] =9' b0	bit[11:0]=12' b1110 0000 0000
1GB	bit[9:0] =10' b0	bit[11:0]=12' b1100 0000 0000
2GB	bit[10:0] =11' b0	bit[11:0]=12' b1000 0000 0000
4GB	bit[11:0] =12' b0	bit[11:0]=12' b0000 0000 0000

9.2 系统总线接口

9.2.1 特点

E802 的系统总线接口可以配置为支持 AMBA2.0 AHB 协议（此时请参考 AMBA 2.0 规格说明—AMBA™ Specification Rev 2.0），也可以配置为支持 AMBA3.0 AHB-Lite 协议（此时请参考 AMBA 3.0 规格说明—AMBA3 AHB-Lite Protocol Specification Rev 1.0）。

系统总线接口的基本特点包括：

- 支持 AMBA2.0 AHB 或 AMBA3.0 AHB-Lite 总线协议，可由用户配置；
- 仅支持直接输出（non-Flop-out）；
- 处理器和系统时钟频率比必须为 1: 1；

9.2.2 协议内容

9.2.2.1 支持传输类型

考虑到 E802 的应用领域及成本，系统总线接口只实现了 AHB/AHB-Lite 协议中的部分内容。

在 AHB-Lite 协议下，作为主设备，总线接口支持的传输类型为：

- HBURST 只支持 SINGLE 传输，其它突发类型均不支持；
- HTRANS 只支持 IDLE 和 NONSEQ，其它传输类型均不支持；
- HSIZE 支持字、字节和半字传输，其它传输大小不支持；
- HWRITE 支持读和写操作。

在 AHB 协议下，作为主设备，总线接口支持的传输类型为：

- HBURST 支持 SINGLE 传输，其它突发类型均不支持；
- HTRANS 支持 IDLE、NONSEQ，其它传输类型均不支持；
- HSIZE 支持字、字节和半字传输，其它传输大小不支持；
- HWRITE 支持读和写操作。

9.2.2.2 支持响应类型

在 AHB 及 AHB-Lite 协议下，总线接口接受从设备的响应类型为：

- HREADY 支持 Ready 和 Not Ready；
- HRESP 支持 OKAY 和 ERROR，其它响应类型不支持。

9.2.3 不同总线响应下的行为

表 9.3 列出了总线上出现不同总线响应时 CPU 的行为。

表 9.3: 总线异常处理

HREADY	HRESP	结果
不关心	ERROR	访问错误，总线结束传输并处理访问错误。
High	OKEY	传输结束。
Low	OKEY	插入等待状态。

9.2.4 AHB 协议的接口信号

表 9.4: AHB 协议接口信号

信号名	I/O	Reset	定义
biu_pad_haddr[31:0]	O	-	地址总线： 32 位地址总线。
biu_pad_hwdata[31:0]	O	-	写数据总线： 32 位写数据总线。
biu_pad_hburst[2:0]	O	-	突发传输指示信号： 000: SINGLE; 001: INCR; 010: WRAP4。 E802 仅支持 SINGLE 突发传输。
biu_pad_hsize[2:0]	O	-	传输宽度指示信号： 000: byte; 001: halfword; 010: word。
biu_pad_htrans[1:0]	O	00	传输类型表示信号： 00: IDLE; 10: NONSEQ; E802 支持 ID LE、NONSEQ 传输类型。
biu_pad_hwrite	O	0	读写表示信号： 1: 指示是写总线传输； 0: 指示是读总线传输。
biu_pad_hprot[3:0]	O	-	保护控制信号： ***0: 取指令； ***1: 数据访问； **0*: 用户访问； **1*: 超级用户访问； *0**: Not bufferable； *1**: bufferable； 0***: Not cacheable； 1***: cacheable。
biu_pad_hbusreq	O	0	总线请求信号： 指示 CPU 请求总线的使用权。
pad_biu_hrdata[31:0]	I	-	读数据总线： 32 位读数据总线。
pad_biu_hready	I	-	传输完成指示信号： 有效时指示当前传输已完成，CPU 将总线置于待命状态。

下页继续

表 9.4 – 续上页

信号名	I/O	Reset	定义
pad_biu_hgrant	I	-	总线占用指示信号： 有效时指示 CPU 当前已占用总线。
pad_biu_hresp[1:0]	I	-	传输应答信号： 00: OKAY; 01: ERROR; 10: RETRY; 11: SPLIT。 E802 仅支持 OKAY 和 ERROR 响应类型。

9.2.5 AHB-Lite 协议的接口信号

表 9.5: AHB-Lite 协议接口信号

信号名	I/O	Reset	定义
biu_pad_haddr[31:0]	O	-	地址总线： 32 位地址总线。
biu_pad_hwdata[31:0]	O	-	写数据总线： 32 位写数据总线。
biu_pad_hburst[2:0]	O	-	突发传输指示信号： 000: SINGLE; 001: INCR; 010: WRAP4。 E802 仅支持 SINGLE 突发传输。
biu_pad_hsize[2:0]	O	-	传输宽度指示信号： 000: byte; 001: halfword; 010: word。
biu_pad_htrans[1:0]	O	00	传输类型表示信号： 00: IDLE; 01: BUSY; 10: NONSEQ; 11: SEQ。 E802 仅支持 IDLE 和 NONSEQ 传输类型。
biu_pad_hwrite	O	0	读写表示信号： 1: 指示是写总线传输； 0: 指示是读总线传输。

下页继续

表 9.5 – 续上页

信号名	I/O	Reset	定义
biu_pad_hprot[3:0]	O	-	保护控制信号： ***0: 取指令； ***1: 数据访问； **0*: 用户访问； **1*: 超级用户访问； *0**: Not bufferable； *1**: bufferable； 0***: Not cacheable； 1***: cacheable。
pad_biu_hrdata[31:0]	I	-	读数据总线： 32 位读数据总线。
pad_biu_hready	I	-	传输完成指示信号： 有效时指示当前传输已完成，CPU 将总线置于待命状态。
pad_biu_hresp[1:0]	I	-	传输应答信号： 00: OKAY； 01: ERROR； 10: RETRY； 11: SPLIT。 E802 仅支持 OKAY 和 ERROR 响应类型。

9.3 指令总线接口

9.3.1 特点

E802 的指令总线只支持 AMBA3.0 AHB-Lite 协议，可参考 AMBA 3.0 规格说明- AMBA3 AHB-Lite Protocol Specification Rev 1.0。

指令总线接口的基本特点有：

- 与 AMBA3.0 AHB-Lite 总线协议兼容；
- 仅支持直接输出（Non-Flop-out）方式。

9.3.2 协议内容

9.3.2.1 支持传输类型

考虑到 E802 的应用领域及成本，指令总线接口只实现了 AHB-Lite 协议中的部分内容。

在 AHB-Lite 协议下，作为主设备，总线接口支持的传输类型为：

- HBURST 只支持 SINGLE 传输，其它突发类型均不支持；
- HTRANS 只支持 IDLE 和 NONSEQ，其它传输类型均不支持；
- HSIZE 支持字、字节和半字传输，其它传输大小不支持；
- HWRITE 支持读和写操作。

9.3.2.2 支持响应类型

在 AHB-Lite 协议下，总线接口接受从设备的响应类型为：

- HREADY 支持 Ready 和 Not Ready；
- HRESP 支持 OKAY 和 ERROR，其它响应类型不支持。

9.3.3 不同总线响应下的行为

表 9.6 列出了总线上出现不同总线响应时 CPU 的行为。

表 9.6: 总线异常处理

HREADY	HRESP	结果
不关心	ERROR	访问错误，总线结束传输并处理访问错误。
High	OKEY	传输结束。
Low	OKEY	插入等待状态。

9.3.4 指令总线接口信号

表 9.7: 指令总线接口信号

信号名	I/O	Reset	定义
iahbl_pad_haddr[31:0]	O	-	地址总线： 32 位地址总线。
iahbl_pad_hburst[2:0]	O	-	突发传输指示信号： 000: SINGLE； 001: INCR； 010: WRAP4。 E802 仅支持 SINGLE 突发传输。

下页继续

表 9.7 – 续上页

信号名	I/O	Reset	定义
iahbl_pad_hprot[3:0]	O	-	保护控制信号： ***0: 取指令； ***1: 数据访问； **0*: 用户访问； **1*: 超级用户访问； *0**: Not bufferable； *1**: bufferable； 0***: Not cacheable； 1***: cacheable。
iahbl_pad_hsize[2:0]	O	-	传输宽度指示信号： 000: byte； 001: halfword； 010: word。
iahbl_pad_htrans[1:0]	O	00	传输类型表示信号： 00: IDLE； 01: BUSY； 10: NONSEQ； 11: SEQ。 E802 仅支持 IDLE 和 NONSEQ 传输类型。
iahbl_pad_hwdata[31:0]	O	-	写数据总线： 32 位写数据总线。
iahbl_pad_hwrite	O	0	读写表示信号： 1: 指示是写总线传输； 0: 指示是读总线传输。
pad_iahbl_hrdata[31:0]	I	-	读数据总线： 32 位读数据总线。
pad_iahbl_hready	I	-	传输完成指示信号： 有效时指示当前传输已完成，CPU 将总线置于待命状态。
pad_iahbl_hresp	I	-	传输应答信号： 0: OKAY； 1: ERROR。
pad_bmu_iahbl_base[11:0]	I	-	IAHB-Lite 基址控制信号，上电复位之后需固定
pad_bmu_iahbl_mask[11:0]	I	-	IAHB-Lite 地址对齐控制信号，上电复位之后需固定

9.4 指令与数据的访问顺序

一旦 CPU 配置了高速缓存，由于 Cache 只映射指令总线，所有访问系统总线的数据都会绕过 Cache 直接从总线矩阵访问系统总线。针对访问指令总线的数据，所有不可高缓的数据都会绕过 Cache 直接从总线矩阵访问指令总线，如 图 9.2 中的通道 1 所示；可高缓的数据会首先访问 Cache，如果命中则直接从 Cache 中取回数据，如果不命中，则会由 Cache 向指令总线接口发起请求，具体如 图 9.2 中的通道 2 所示。




图 9.2: 访问外总线顺序

第十章 调试接口

10.1 概述

调试接口是软件与处理器交互的通道。用户可以通过调试接口获取 CPU 的寄存器以及存储器内容等信息，包括其他的片上设备信息。此外，程序下载等操作也可以通过调试接口完成的。

为了满足低成本的应用需求，节省 CPU 外部引脚，玄铁 CPU 定义了一套调试接口，JTAG2 接口。JTAG2 调试接口包括 JTAG2 通信协议，JTAG2 接口控制器。E802 支持 2 线制 JTAG 协议，调试接口使用 JTAG2 协议与外部的调试器通信。

调试接口的主要特性如下：

- 支持 2 线制 JTAG 接口；
- 非侵入式获取 CPU 状态；
- 支持同步调试和异步调试，保证在极端恶劣情况下使处理器进入调试模式；
- 支持软断点；
- 可以设置多个内存断点；
- 检查和设置 CPU 寄存器的值；
- 检查和改变内存值；
- 可进行指令单步执行或多步执行；
- 快速下载程序；
- 可在 CPU 复位之后或在普通用户模式下进入调试模式；
- 可使用 TCIP 接口访问调试寄存器资源，详见调试手册；
- 支持 JTAG 或 TCIP 接口直接操作 HAD 寄存器发起内存访问请求，详见紧耦合 IP

玄铁 CPU 的调试工作是调试软件，调试代理服务程序，调试器和调试接口一起配合完成的，调试接口在整个 CPU 调试环境中的位置如图 10.1 所示。其中，调试软件和调试代理服务程序通过网络互联，调试代理服务程序与调试器通过 USB 连接，调试器与 CPU 的调试接口以 JTAG 模式通信。




图 10.1: 调试接口在整个 CPU 调试环境中的位置

10.2 外部接口

调试模块与外部的接口主要是与 JTAG 相关的接口信号和调试相关的接口信号。表 10.1 列出了与调试相关的接口信号。

表 10.1: 调试模块与外部的接口信号

信号名	方向
(sysio_pad_dbg_b)	输出
pad_had_jdb_req_b	输入
had_pad_jdb_ack_b	输出
pad_had_jtg_tap_en	输入
had_pad_jtg_tap_on	输出
had_pad_jdb_pm[1:0]	输出
pad_had_jtg_tclk	输入
pad_had_jtg_trst_b	输入
pad_had_jtg_tms_i	输入
had_pad_jtg_tms_o	输出
had_pad_jtg_tms_oe	输出

1. **biu_pad_dbg_b (sysio_pad_dbg_b)**

低电平表示 CPU 处于调试模式中。

2. **pad_had_jdb_req_b 与 had_pad_jdb_ack_b**

pad_had_jdb_req_b 信号是让 CPU 异步进入调试状态的请求信号，该信号至少要维持低电平两

个 JTAG 时钟周期才能保证 CPU 进入调试状态并且能够调试程序。如果该信号维持低电平不足两个 JTAG 时钟周期，那么可能会出现 CPU 已进入调试状态但不能调试程序的情况，因为该信号还会用于使能调试接口中的 TAP 状态机。

在 CPU 进入调试状态之后，had_pad_jdb_ack_b 信号会维持两个 JTAG 时钟周期的低电平以作为应答。

3. pad_had_jtg_tap_en 与 had_pad_jtg_tap_on

pad_had_jtg_tap_en 信号为调试接口中 TAP 状态机的使能信号，维持该信号为高电平至少一个 JTAG 时钟周期可以使能调试接口中的 TAP 状态机。如果该信号在 CPU 上电之后一直无效，那么使用同步方式（如设置调试接口寄存器 HCR 中的 DR 位，断点等）使 CPU 进入调试状态时可能无法调试程序。

在 TAP 状态机启动之后，had_pad_jtg_tap_on 信号将拉高。

4. had_pad_jdb_pm[1:0]

had_pad_jdb_pm[1:0] 信号指示 CPU 当前低功耗模式，可以通过该信号确定 CPU 是否已进入调试模式。具体如表 10.2 所示。

表 10.2: had_pad_jdb_pm 指示当前 CPU 状态

had_pad_jdb_pm[1:0]	说明
00	普通模式
01	低功耗模式 (STOP, DOZE, WAIT)
10	调试模式
11	保留

5. pad_had_jtg_tclk

JTAG 时钟信号。该信号为外部输入信号，一般为调试器产生的时钟信号，要保证该时钟信号的频率低于 CPU 时钟信号的频率 1/2 才能保证调试模块与 CPU 核之间的正常工作。

6. pad_had_jtg_trst_b

pad_had_jtg_trst_b 信号为 JTAG 复位信号，可以复位 TAP 状态机以及其他相关控制信号。

7. JTAG_2 相关信号

pad_had_jtg_tms_i 信号为 2 线制 JTAG 串行数据输入信号，调试接口在 JTAG 时钟信号 TCLK 的上升沿对其采样，而外部调试器在 JTAG 时钟的下降沿设置该信号；该信号在空闲时必须保持为高电平，同时空闲时钟信号最好停止。用户可以利用该信号同步复位 HAD 逻辑：在实现 2 线制 JTAG 接口的调试模块中，如果时钟信号一直有效，用户只需保持该信号为高电平状态并维持 80 个时钟周期即可同步复位调试模块。复位调试模块后，调试模块的 TAP 状态机回到 RESET 态，同时调试模块寄存器 HACR 复位到 0x82（指向 ID 寄存器）。

had_pad_jtg_tms_o 信号为 2 线制 JTAG 串行数据输出信号，调试接口在 JTAG 时钟信号 TCLK 的下降沿对其设置，而外部调试器在 JTAG 时钟的上升沿对其采样；

had_pad_jtg_tms_oe 信号为 had_pad_jtg_tms_o 信号有效指示信号。CPU 外部应利用该信号将 pad_had_jtg_tms_i 和 had_pad_jtg_tms_o 信号合为一个双向端口信号。

第十一章 工作模式转换

E802 总共有三类工作模式：正常运行模式、低功耗工作模式和调试模式，其中低功耗工作模式分为三种：STOP 模式、DOZE 模式、WAIT 模式，这三种低功耗模式的不同是由 SOC 设计者定义的。本章将详细解析 CPU 的工作模式以及模式之间的转换。

11.1 E802 工作模式及其转换

如图 11.1 所示，E802 的工作模式有三类，即正常工作模式、低功耗工作模式和调试模式，CPU 处于哪种工作模式可以通过查询 had_pad_jdb_pm[1:0] 信号得到。




图 11.1: CPU 的各种工作状态示意图

11.2 正常工作模式

CPU 的正常工作模式可以分为两种，超级用户模式和普通用户模式，CPU 处于哪种正常工作模式通过查询 PSR 寄存器中的 S 位得到，当 S 位为 1 时，CPU 工作于超级用户模式；当 S 位为 0 时，CPU 工作于普通用户模式。当 CPU 工作在超级用户模式时，可以通过将 S 位设置为 0 进入普通用户模式；当 CPU 工作于普通用户模式时，通过引发异常进入超级用户模式。

11.3 低功耗模式

当 CPU 执行完低功耗指令 (STOP、DOZE、WAIT) 之后，CPU 将进入低功耗模式。三条指令执行的过程是，CPU 执行到低功耗指令后将等待前面的所有指令执行完，然后完成低功耗指令，同时根据低功耗指令类型拉起 `sysio_pad_lpmd_b[1:0]` 信号，停止执行指令并冻结流水线，关掉内部时钟。

只有异步中断请求 (`pad_sysio_intraw_b` 和 `pad_sysio_fintraw_b` 信号) 或者调试请求才能使 CPU 退出低功耗模式，然后 CPU 从进入低功耗模式的低功耗指令处继续执行后续指令。当前的 CPU 工作于哪种低功耗模式可以通过查询信号线 `sysio_pad_lpmd_b[1:0]` 来得到，每种模式具体对应的场景由 SOC 设计者决定。

11.4 调试模式

11.4.1 调试模式

CPU 进入调试模式后将停止取指和执行指令，处于一种等待状态。该状态下 CPU 只执行 HAD 输入的命令，通过 HAD 输入指令可以查询和修改 CPU 的状态，进而进行调试。

11.4.2 进入调试模式

当 CPU 接到调试请求之后，进入调试模式，其中的调试请求源可以有以下 5 种：

- 当 E802 HCR 的 ADR 位有效时，处理器直接进入调试模式。
- 当 E802 HCR 的 DR 位有效时，处理器在完成当前指令后进入调试模式。
- 当 E802 CSR 的 FDB 位有效时，处理器在执行 `bkpt` 指令进入调试模式。
- 当 E802 HCR 的 TME 位有效时，处理器在跟踪计数器的值减到 0 后进入调试模式。
- 在 E802 存储器断点调试模式下，当 BKPTA 或 BKPTB 被触发（即 MBCA 或 MBCB 的值为 0 时），或者 BKPTC—BKPTI 中有一个被触发，如果当前执行的指令符合断点要求，处理器进入调试模式。

处理器执行完当前的指令，保存流水线的信息，然后进入调试模式。当处理器处于低功耗模式时，通过设置 HCR 中的 ADR 以及 DR 的调试请求，可以使得处理器退出低功耗并进入调试模式。进入调试模式后，CPU 停止执行当前指令，等待用户通过调试接口输入有效的指令用于执行或退出调试模式。

11.4.3 退出调试模式

如果 E802 HACR 的 GO、EX 位被置为 1，同时 R/W 为 0（写操作），RS 选择的是 WBBR、PSR、PC、IR、CSR 或者 Bypass 寄存器，则执行指令时 CPU 退出调试模式，进入正常工作模式。

注意： 由于在调试模式下 PC，CSR，PSR 是可变的，因此在退出调试模式时，上述寄存器中的值必须是刚进入调试模式之时保存过的值。

第十二章 初始化参考代码

12.1 MPU 设置示例

```
//设置区域 0 属性, 可执行, 非安全, 超级用户和普通用户可读写

mfcrr r10,cr<19,0>

bclr r10,0 //设置控制寄存器第 0 位为 0, 区域 0 可执行

bset r10,8 //设置控制寄存器 8 和 9 位为 1, 区域 0 超级用户和普通用户都可读写

bset r10,9

bclr r10,24 //设置控制寄存器第 24 位为 0, 区域 0 为非安全区域

mtrcr r10,cr<19,0>

//设置区域 1 属性, 不可执行, 安全, 超级用户和普通用户可读写

mfcrr r10,cr<19,0>

bset r10,1 //设置控制寄存器第 1 位为 1, 区域 1 不可执行

bset r10,10

//设置控制寄存器 10 和 11 位为 1, 区域 1 超级用户和普通用户都可读写

bset r10,11

bset r10,25 //设置控制寄存器第 25 位为 1, 区域 1 为安全区域
```

(下页继续)

(续上页)

```
mtcr r10,cr<19,0>

//设置区域 2 属性, 不可执行, 非安全, 超级用户可读写, 普通用户只读

mfcrr r10,cr<19,0>

bseti r10,2 //设置控制寄存器第 2 位为 1, 区域 2 不可执行

bclrri r10,12 //设置 12 位为 0, 13 位为 1, 超级用户可读写, 普通用户只读

bseti r10,13

bclrri r10,26 //设置控制寄存器第 26 位为 0, 区域 2 非安全区域

mtcr r10,cr<19,0>

//设置区域 3 属性, 可执行, 安全, 超级用户和普通用户都可读写

mfcrr r10,cr<19,0>

bclrri r10,3 //设置控制寄存器第 3 位为 0, 区域 3 可执行

bseti r10,14 //设置 14, 15 位为 1, 区域 3 超级用户和普通用户都可读写

bclrri r10,15

bseti r10,27 //设置控制寄存器第 27 位为 1, 区域 3 为安全区域

mtcr r10,cr<19,0>

//区域 4~7 属性设置和区域 0、1、2、3 的属性设置相同

//区域 0~7 的可执行属性, 设置控制寄存器 CR<19,0> 的 [7:0] 位

//区域 0~7 的访问权限, 设置控制寄存器 CR<19,0> 的 [23:8] 位

//区域 0~7 的安全属性, 通过设置控制寄存器 CR<19,0> 的 [31:24] 位

// 设置保护区域 0, 基地址和保护区大小
```

(下页继续)

(续上页)

```
movi r10,0

mtcr r10,cr<21,0> //选择保护区 0

movi r10,0x0 //设置保护区基地址 0x00000000

ori r10,r10,0x3f //设置保护区大小 4G

mtcr r10,cr<20,0> //设置保护区基地址为 0, 保护区大小为 4G

// 设置保护区 1, 基地址和保护区大小

movi r10,1

mtcr r10,cr<21,0> //选择保护区 1

movih r10,0x2800 //设置保护区基地址 0x28000000

ori r10,r10,0x2f //设置保护区大小 16M

mtcr r10,cr<20,0> //设置保护区地址区间为 0x28000000 ~ 0x29000000

//设置保护区 2, 基地址和保护区大小

movi r10,2

mtcr r10,cr<21,0> //选择保护区 2

movih r10,0x2800 //设置保护区基地址 0x28000000

ori r10,r10,0x27 //设置保护区大小 1M

mtcr r10,cr<20,0> //设置保护区地址区间为 0x28000000 ~0x28100000

//设置保护区 3, 基地址和保护区大小

movi r10,3

mtcr r10,cr<21,0> //选择保护区 2
```

(下页继续)

(续上页)

```

movih r10,0x28f0 //设置保护区基地址 0x28f00000

ori r10,r10,0x27 //设置保护区大小为 1M

mtcr r10,cr<20,0> //设置保护区地址区间为 0x28f00000 ~0x29000000

//保护区 3~7 的基地址和保护区大小设置和区域 0、1、2 的设置相同

//设置控制寄存器 CR<21,0> 选择保护区

//将保护区基地址和保护区大小，写入控制寄存器 CR<20,0>，

// 使能 MPU

mfcr r7, cr<18,0> //选择 MUP 使能控制寄存器

bseti r7, 0 //设置控制寄存器 CR<18,0> 最低两位为 2' b01，使能 MPU

bclri r7, 1

mtcr r7, cr<18,0> //将预置值写入 MPU 使能控制寄存器，开启 MPU

```

12.2 高速缓存设置示例

开启高速缓存之前需要对整个高速缓存无效化，然后再根据实际应用需求配置 CER 并使能 Cache。

```

// 高速缓存无效化

lrw r1, 1 // 预设第 0 位 INV_ALL 为 1

lrw r2, 0xe000f004 // 预设 CIR 所在地址

st.w r1, (r2, 0x0) // 将预设值写入 CIR，无效化操作开始

// 设置可高速缓存区域 crcr0

lrw r1, 0x00000039 // 预设起始地址为 0x0 的 512M 地址空间可高速缓存，

lrw r2, 0xe000f008 // 预设 CRCR0 所在地址

```

(下页继续)

(续上页)

```
st.w r1, (r2, 0x0) // 将预设值写入 CIR, 无效化操作开始

//可缓冲区域 crcr1~3 设置同 crcr0 , 将可高速缓冲的起始地址和 size 及使能位分别写到

// crcr1~crcr3 对应的地址

// crcr1 地址 0XE000F00C,

// crcr2 地址 0XE000F010

// crcr3 地址 0XE000F014

// 开启高速缓存

lrw r1, 0 // 预设值为 0x0000000

bseti r1, 0 //设置 Cache enable 打开

bclri r1, 1 //设置, 指令和数据都可高速缓冲

//CER 只有低两位可配置, 其他位为保留位, 设置无效

lrw r2, 0xe000f000 // 预设 CER 所在地址

st.w r1, (r2,0x0) // 将预设值写入 CER, Cache 使能
```

12.3 中断使能初始化

在配置好中断控制器和中断向量表之后 (具体参考紧耦合 *IP*), 需要将中断使能位打开, 具体设置如下:

```
psrset ee, ie
```

12.4 通用寄存器初始化示例

```
//初始化通用寄存器 r0~r15 和 r28 为 0。
```

(下页继续)

(续上页)

```
movi r0, 0 //初始化通用寄存器 0 为 0

movi r1, 0

movi r2, 0

movi r3, 0

movi r4, 0

movi r5, 0

movi r6, 0

movi r7, 0

movi r8, 0

movi r9, 0

movi r10, 0

movi r11, 0

movi r12, 0

movi r13, 0

movi r14, 0

movi r15, 0

movi r28, 0
```

12.5 堆栈指针初始化示例

堆栈指针的设置和程序当前处在状态有关系如下所示，超级用户态下堆栈指针初始化为示例 1，用户态下堆栈指针初始化为示例 2。

示例 1:

```
//超级用户态下，设置超级用户态和用户态堆栈指针

//超级用户态下 r14 映射为超级用户态的堆栈指针寄存器

//超级用户态下，用户态堆栈指针寄存器为 CR<14,1>

    lrw r14, 0x01000000 //设置超级用户态指针

    lrw r0, 0x02000000 //

    mtc r0, cr<14,1> //设置用户态堆栈指针
```

示例 2:

```
//用户态下，只能设置用户态指针：

//用户态下 r14 映射为用户态的堆栈指针寄存器

    lrw r14, 0x02000000 //设置用户态指针
```

12.6 异常和中断服务程序入口地址设置示例

异常和中断服务程序的入口地址设置分两个步骤：

Step1: 设置异常向量表地址寄存器 VBR，根据向量号，各个异常向量号对应异常向量表地址为，VBR + (向量号 << 2)

Step2: 将异常服务程序的入口地址写到 Step1 中异常向量号对应的异常向量表地址中。

异常向量号为 2 的访问错误异常示例如下：

```
//设置异常向量表入口地址，VBR 对应控制寄存器 cr<1,0>

    Lrw r2, 0

    mtc r2, cr<1,0> //设置异常向量表的地址为 0

//异常/中断服务程序入口地址设置

    lrw r1, ACCERR_ERROR_BEGIN //设置异常服务程序入口地址
```

(下页继续)

(续上页)

```
lrw r2, 0 //VBR 地址

movi r3, 0x2 //异常向量号

lsli r3, r3, 2

addu r2, r2, r3 //计算异常向量号对应异常向量表地址

st.w r1,(r2, 0x0) //将异常服务程序入口地址，存入相应的异常向量表地址中

br START

//用户设置的访问错误异常服务程序

label ACCERR_ERROR_BEGIN

/* 用户的异常服务程序 */

label ACCERR_ERROR_END

label START
```

第十三章 附录 A 指令术语表

以下是每条 E802 实现的玄铁 CPU V2 指令的具体描述，下面根据指令英文字母顺序对每条指令进行详细说明。

每条指令助记符结尾以数字“32”或“16”表示指令位宽。例如，“addc32”表示该指令为 32 位无符号带进位加法指令，“addc16”表示该指令为 16 位无符号带进位加法指令。

如果省略助记符中的指令位宽（如“addc”），系统会自动将汇编为最优化的指令。

其中，指令中文名称中带 # 的为伪指令。

13.1 ADDC——无符号带进位加法指令

统一化指令		
语法	addc rz, rx	addc rz, rx, ry
操作	$RZ \leftarrow RZ + RX + C,$ $C \leftarrow \text{进位}$	$RZ \leftarrow RX + RY + C,$ $C \leftarrow \text{进位}$
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (x<16) and (z<16), then addc16 rz, rx; else addc32 rz, rz, rx;	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (y==z) and (x<16) and (z<16), then addc16 rz, rx; else addc32 rz, rx, ry;
说明	将 RZ/RX、RX 与 C 位的值相加，并把结果存在 RZ，进位存在 C 位。	
影响标志位	C ← 进位	
异常	无	

16 位指令	
操作	$RZ \leftarrow RZ + RX + C, C \leftarrow \text{进位}$
语法	addc16 rz, rx
说明	将 RZ、RX 与 C 位的值相加，并把结果存在 RZ，进位存在 C 位。
影响标志位	$C \leftarrow \text{进位}$
限制	寄存器的范围为 r0-r15。
异常	无

16 位指令格式：




图 13.1: ADDC-1

32 位指令	
操作	$RZ \leftarrow RX + RY + C, C \leftarrow \text{进位}$
语法	addc32 rz, rx, ry
说明	将 RX、RY 与 C 位的值相加，并把结果存在 RZ，进位存在 C 位。
影响标志位	$C \leftarrow \text{进位}$
异常	无

32 位指令格式：




图 13.2: ADDC-2

13.2 ADDI——无符号立即数加法指令

统一化指令			
语法	<code>addi rz, oimm12</code>	<code>addi rz, rx, oimm12</code>	<code>addi rz, r28, oimm18</code>
操作	$RZ \leftarrow RZ + \text{zero_extend}(OIMM12)$	$RZ \leftarrow RX + \text{zero_extend}(OIMM12)$	$RZ \leftarrow R28 + \text{zero_extend}(OIMM18)$
编译结果	根据立即数和寄存器的范围编译为对应的 16 位或 32 位指令。 if $(z < 8)$ and $(oimm12 < 257)$, addi16 rz, oimm8; else addi32 rz, rz, oimm12;	根据立即数和寄存器的范围编译为对应的 16 位或 32 位指令。 if $(z < 8)$ and $(oimm12 < 257)$, addi16 rz, oimm8; else addi32 rz, rz, oimm12;	根据立即数和寄存器的范围编译为对应的 16 位或 32 位指令。 if $(oimm12 < 9)$ and $(z < 8)$ and $(x < 8)$, addi16 rz, rx, oimm3; elseif $(oimm12 < 257)$ and $(x == z)$ and $(z < 8)$, addi16 rz, oimm8; else addi32 rz, rx, oimm12;
说明	将带偏置 1 的立即数零扩展至 32 位，然后与 RX/RZ 的值相加，把结果存入 RZ。		
影响标志位	无影响		
限制	若源寄存器是 R28，立即数的范围为 0x1-0x40000。 若源寄存器不是 R28，立即数的范围为 0x1-0x1000。		

16 位指令 1	
操作	$RZ \leftarrow RZ + \text{zero_extend}(OIMM8)$
语法	<code>addi16 rz, oimm8</code>
说明	将带偏置 1 的 8 位立即数 (OIMM8) 零扩展至 32 位，然后与 RZ 的值相加，把结果存入 RZ。 注意：二进制操作数 IMM8 等于 OIMM8 - 1。
影响标志位	无影响
限制	寄存器的范围为 r0-r7；立即数的范围为 1-256。
异常	无

16 位指令格式 1:




图 13.3: ADDI-1

IMM8 域:

指定不带偏置立即数的值。

注意：加到寄存器里的值 OIMM8 比起二进制操作数 IMM8 需偏置 1。

00000000:

加 1

00000001:

加 2

.....

11111111:

加 256

16 位指令 2	
操作	$RZ \leftarrow RX + \text{zero_extend}(OIMM3)$
语法	addi16 rz, rx, oimm3
说明	将带偏置 1 的 3 位立即数 (OIMM3) 零扩展至 32 位, 然后与 RX 的值相加, 把结果存入 RZ。 注意: 二进制操作数 IMM3 等于 OIMM3 - 1。
影响标志位	无影响
限制	寄存器的范围为 r0-r7; 立即数的范围为 1-8。
异常	无

16 位指令格式 2:




图 13.4: ADDI-2

IMM3 域:

指定不带偏置立即数的值。

注意：加到寄存器里的值 OIMM3 比起二进制操作数 IMM3 需偏置 1。

000:

加 1

001:

加 2

.....

111:

加 8

32 位指令 1	
操作	$RZ \leftarrow RX + \text{zero_extend}(OIMM12)$
语法	addi32 rz, rx, oimm12
说明	将带偏置 1 的 12 位立即数 (OIMM12) 零扩展至 32 位, 然后与 RX 的值相加, 把结果存入 RZ。 注意: 二进制操作数 IMM12 等于 OIMM12 - 1。
影响标志位	无影响
限制	立即数的范围为 0x1-0x1000。
异常	无

32 位指令格式 1:




图 13.5: ADDI-3

IMM12 域:

指定不带偏置立即数的值。

注意: 加到寄存器里的值 OIMM12 比起二进制操作数 IMM12 需偏置 1。

000000000000:

加 0x1

000000000001:

加 0x2

.....

111111111111:

加 0x1000

32 位指令 2	
操作	$RZ \leftarrow R28 + \text{zero_extend}(OIMM18)$
语法	addi32 rz, r28, oimm18
说明	将带偏置 1 的 18 位立即数 (OIMM18) 零扩展至 32 位, 然后与 R28 的值相加, 把结果存入 RZ。 注意: 二进制操作数 IMM18 等于 OIMM18 - 1。
影响标志位	无影响
限制	立即数的范围为 0x1-0x40000。
异常	无

32 位指令格式 2:




图 13.6: ADDI-4

IMM18 域:

指定不带偏置立即数的值。

注意：加到寄存器里的值 OIMM18 比起二进制操作数 IMM18 需偏置 1。

00000000000000:

加 0x1

000000000000001:

加 0x2

.....

111111111111111:

加 0x40000

13.3 ADDI(SP)——无符号（堆栈指针）立即数加法指令

统一化指令		
语法	addi rz, sp, imm	addi sp, sp, imm
操作	$RZ \leftarrow SP + \text{zero_extend}(IMM)$	$SP \leftarrow SP + \text{zero_extend}(IMM)$
编译结果	仅存在 16 位指令。 addi rz, sp, imm	仅存在 16 位指令。 addi sp, sp, imm
说明	将立即数 (IMM) 零扩展至 32 位，然后与堆栈指针 (SP) 的值相加，把结果存入 RZ 或者 SP。	
影响标志位	无影响	
限制	寄存器的范围为 r0-r7；立即数的范围为 0x0-0x3fc。	
异常	无	

16 位指令 1	
操作	$RZ \leftarrow SP + \text{zero_extend}(IMM)$
语法	addi16 rz, sp, imm8
说明	将立即数 (IMM) 零扩展至 32 位, 然后与堆栈指针 (SP) 的值相加, 把结果存入 RZ。 注意: 立即数 (IMM) 等于二进制操作数 $IMM8 \ll 2$ 。
影响标志位	无影响
限制	寄存器的范围为 r0-r7; 立即数的范围为 $(0x0-0xff) \ll 2$ 。
异常	无

16 位指令格式 1:




图 13.7: ADDI(SP)-1

IMM8 域:

指定不带移位立即数的值。

注意: 加到寄存器里的值 IMM 比起二进制操作数 IMM8 需左移 2 位。

00000000:

加 0x0

00000001:

加 0x4

.....

11111111:

加 0x3fc

16 位指令 2	
操作	$SP \leftarrow SP + \text{zero_extend}(IMM)$
语法	addi16 sp, sp, imm
说明	将立即数 (IMM) 零扩展至 32 位, 然后与堆栈指针 (SP) 的值相加, 把结果存入 RZ。 注意: 立即数 (IMM) 等于二进制操作数 $\{IMM2, IMM5\} \ll 2$ 。
影响标志位	无影响
限制	源与目的寄存器均为堆栈指针寄存器 (R14); 立即数的范围为 $(0x0-0x7f) \ll 2$ 。
异常	无

16 位指令格式 2:




图 13.8: ADDI(SP)-2

IMM 域:

指定不带移位立即数的值。

注意：加到寄存器里的值 IMM 比起二进制操作数 {IMM2, IMM5} 需左移 2 位。

{00, 00000}

加 0x0

{00, 00001}

加 0x4

.....

{11, 11111}

加 0x1fc

13.4 ADDU——无符号加法指令

统一化指令		
语法	addu rz, rx	addu rz, rx, ry
操作	$RZ \leftarrow RZ + RX$	$RZ \leftarrow RX + RY$
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (z<16) and (x<16), then addu16 rz, rx; else addu32 rz, rx;	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (z<8) and (x<8) and (y<8), then addu16 rz, rx, ry; elseif (y==z) and (x<16) and (z<16), then addu16 rz, rx; else addu32 rz, rx, ry;
说明	将 RZ/RX 与 RX 的值相加，并把结果存在 RZ。	
影响标志位	无影响	
异常	无	

16 位指令 1	
操作:	$RZ \leftarrow RZ + RX$
语法	addu16 rz, rx
说明:	将 RZ 与 RX 的值相加, 并把结果存在 RZ。
影响标志位:	无影响
限制	寄存器的范围为 r0-r15。
异常	无

16 位指令格式 1:




图 13.9: ADDU-1

16 位指令 2	
操作	$RZ \leftarrow RX + RY$
语法	addu16 rz, rx, ry
说明	将 RX 与 RY 的值相加, 并把结果存在 RZ。
影响标志位	无影响
限制	寄存器的范围为 r0-r7。
异常	无

16 位指令格式 2:




图 13.10: ADDU-2

32 位指令	
操作	$RZ \leftarrow RX + RY$
语法	addu32 rz, rx, ry
说明	将 RX 与 RY 的值相加, 并把结果存在 RZ。
影响标志位	无影响
异常	无

32 位指令格式:




图 13.11: ADDU-3

13.5 AND——按位与指令

统一化指令		
语法	and rz, rx	and rz, rx, ry
操作	RZ ← RZ and RX	RZ ← RX and RY
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (x<16) and (z<16), then and16 rz, rx; else and32 rz, rz, rx;	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (y==z) and (x<16) and (z<16), then and16 rz, rx; else and32 rz, rx, ry;
说明	将 RZ/RX 与 RX 的值按位与，并把结果存在 RZ。	
影响标志位	无影响	
异常	无	

16 位指令	
操作	RZ ← RZ and RX
语法	and16 rz, rx
说明	将 RZ 与 RX 的值按位与，并把结果存在 RZ。
影响标志位	无影响
限制	寄存器的范围为 r0-r15。
异常	无

16 位指令格式：




图 13.12: AND-1

32 位指令	
操作	RZ ← RX and RY
语法	and32 rz, rx, ry
说明	将 RX 与 RY 的值按位与，并把结果存在 RZ。
影响标志位	无影响
异常	无

13.7 ANDN——按位非与指令

统一化指令		
语法	andn rz, rx	andn rz, rx, ry
操作	$RZ \leftarrow RZ \text{ and } (!RX)$	$RZ \leftarrow RX \text{ and } (!RY)$
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (x<16) and (z<16), then andn16 rz, rx; else andn32 rz, rz, rx;	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (x==z) and (y<16) and (z<16), then andn16 rz, ry; else andn32 rz, rz, rx;
说明	对于 andn rz, rx, 将 RZ 的值与 RX 的非值按位与, 并把结果存在 RZ; 对于 andn rz, rx, ry, 将 RX 的值与 RY 的非值按位与, 并把结果存在 RZ。	
影响标志位	无影响	
异常	无	

16 位指令	
操作	$RZ \leftarrow RZ \text{ and } (!RX)$
语法	andn16 rz, rx
说明	将 RZ 的值与 RX 的非值按位与, 并把结果存在 RZ。
影响标志位	无影响
限制	寄存器的范围为 r0-r15。
异常	无

16 位指令格式:




图 13.15: ANDN-1

32 位指令	
操作	$RZ \leftarrow RX \text{ and } (!RY)$
语法	andn32 rz, rx, ry
说明	将 RX 的值与 RY 的非值按位与, 并把结果存在 RZ。
影响标志位	无影响
异常	无

32 位指令格式:




图 13.16: ANDN-2

13.8 ANDNI——立即数按位非与指令

统一化指令	
语法	andni rz, rx, imm16
操作	$RZ \leftarrow RX \text{ and } \text{!(zero_extend(IMM12))}$
编译结果	仅存在 32 位指令 andni32 rz, rx, imm12
说明	将 12 位立即数零扩展至 32 位并取非，然后与 RX 的值进行按位与操作，把结果存入 RZ。
影响标志位	无影响
限制	立即数的范围为 0x0-0xFFF。
异常	无

32 位指令	
操作	$RZ \leftarrow RX \text{ and } \text{!(zero_extend(IMM12))}$
语法	andni32 rz, rx, imm12
说明	将 12 位立即数零扩展至 32 位并取非，然后与 RX 的值进行按位与操作，把结果存入 RZ。
影响标志位	无影响
限制	立即数的范围为 0x0-0xFFF。
异常	无

32 位指令格式：




图 13.17: ANDNI

13.9 ASR——算术右移指令

统一化指令		
语法	asr rz, rx	asr rz, rx, ry
操作	$RZ \leftarrow RZ \ggg RX[5:0]$	$RZ \leftarrow RX \ggg RY[5:0]$
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (x<16) and (z<16), then asr16 rz, rx; else asr32 rz, rz, rx;	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (x==z) and (y<16) and (z<16), then asr16 rz, ry; else asr32 rz, rx, ry;
说明	对于 asr rz, rx, 将 RZ 的值进行算术右移（原值右移，左侧移入原符号位的拷贝），结果存入 RZ，右移位数由 RX 低 6 位 (RX[5:0]) 的值决定；如果 RX[5:0] 的值大于 30，那么 RZ 的值 (0 或-1) 由 RZ 原值的符号位决定； 对于 asr rz, rx, ry, 将 RX 的值进行算术右移（原值右移，左侧移入原符号位的拷贝），结果存入 RZ，右移位数由 RY 低 6 位 (RY[5:0]) 的值决定；如果 RY[5:0] 的值大于 30，那么 RZ 的值 (0 或-1) 由 RX 的符号位决定。	
影响标志位	无影响	
异常	无	

16 位指令	
操作	$RZ \leftarrow RZ \ggg RX[5:0]$
语法	asr16 rz, rx
说明	将 RZ 的值进行算术右移（原值右移，左侧移入原符号位的拷贝），结果存入 RZ，右移位数由 R X 低 6 位 (RX[5:0]) 的值决定；如果 RX[5:0] 的值大于 30，那么 RZ 的值 (0 或-1) 由 RZ 原值的符号位决定。
影响标志位	无影响
限制	寄存器的范围为 r0-r15。
异常	无

16 位指令格式：




图 13.18: ASR-1

32 位指令	
操作	$RZ \leftarrow RX \ggg RY[5:0]$
语法	asr32 rz, rx, ry
说明	将 RX 的值进行算术右移（原值右移，左侧移入原符号位的拷贝），结果存入 RZ，右移位数由 RY 低 6 位（RY[5:0]）的值决定；如果 RY[5:0] 的值大于 30，那么 RZ 的值（0 或-1）由 RX 的符号位决定。
影响标志位	无影响
异常	无

32 位指令格式：

31 30	26 25	21 20	16 15	10 9	5 4	0
1	10001	RY	RX	010000	00100	RZ

图 13.19: ASR-2

13.10 ASRC——立即数算术右移至 C 位指令

统一化指令	
语法	asrc rz, rx, oimm5
操作	$RZ \leftarrow RX \ggg OIMM5,$ $C \leftarrow RX[OIMM5 - 1]$
编译结果	仅存在 32 位指令 asrc32 rz, rx, oimm5
说明	将 RX 的值进行算术右移（原值右移，左侧移入原符号位的拷贝），把移出最末位存入条件位 C，移位结果存入 RZ，右移位数由带偏置 1 的 5 位立即数（OIMM5）的值决定。如果 OIMM5 的值等于 32，那么条件位 C 为 RX 的符号位（最高位），RZ 的值（0 或-1）由 RX 的符号位决定。
影响标志位	$C \leftarrow RX[OIMM5 - 1]$
限制	立即数的范围为 1-32。
异常	无

32 位指令	
操作	$RZ \leftarrow RX \ggg OIMM5, C \leftarrow RX[OIMM5 - 1]$
语法	asrc32 rz, rx, oimm5
说明	将 RX 的值进行算术右移（原值右移，左侧移入原符号位的拷贝），把移出最末位存入条件位 C，移位结果存入 RZ，右移位数由带偏置 1 的 5 位立即数（OIMM5）的值决定。如果 OIMM5 的值等于 32，那么条件位 C 为 RX 的符号位（最高位），RZ 的值（0 或-1）由 RX 符号位决定。注意：二进制操作数 IMM5 等于 OIMM5 - 1。
影响标志位	$C \leftarrow RX[OIMM5 - 1]$
限制	立即数的范围为 1-32。
异常	无

32 位指令格式：




图 13.20: ASRC

IMM5 域：

指定不带偏置立即数的值。

注意：移位的值 OIMM5 比起二进制操作数 IMM5 需偏置 1。

00000：

移 1 位

00001：

移 2 位

.....

11111：

移 32 位

13.11 ASRI——立即数算术右移指令

统一化指令	
语法	asri rz, rx, imm5
操作	$RZ \leftarrow RX \ggg IMM5$
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (x<8) and (z<8), then asri16 rz, rx, imm5; else asri32 rz, rx, imm5;
说明	对 asri rz, rx, imm5 而言, 将 RX 的值进行算术右移 (原值右移, 左侧移入原符号位的拷贝), 结果存入 RZ, 右移位数由 5 位立即数 (IMM5) 的值决定; 如果 IMM5 的值等于 0, 那么 RZ 的值将与 RX 相同。
影响标志位	无影响
异常	无

16 位指令	
操作	$RZ \leftarrow RX \ggg IMM5$
语法	asri16 rz, rx, imm5
说明	将 RX 的值进行算术右移 (原值右移, 左侧移入原符号位的拷贝), 结果存入 RZ, 右移位数由 5 位立即数 (IMM5) 的值决定; 如果 IMM5 的值等于 0, 那么 RZ 的值将不变。
影响标志位	无影响
限制	寄存器的范围为 r0-r7; 立即数的范围为 0-31。
异常	无

16 位指令格式:




图 13.21: ASRI-1

32 位指令	
操作	$RZ \leftarrow RX \ggg IMM5$
语法	asri32 rz, rx, imm5
说明	将 RX 的值进行算术右移（原值右移，左侧移入原符号位的拷贝），结果存入 RZ，右移位数由 5 位立即数（IMM5）的值决定；如果 IMM5 的值等于 0，那么 RZ 的值将与 RX 相同。
影响标志位	无影响
限制	立即数的范围为 0-31。
异常	无

32 位指令格式：




图 13.22: ASRI-2

13.12 BCLRI——立即数位清零指令

统一化指令		
语法	bclri rz, imm5	bclri rz, rx, imm5
操作	$RZ \leftarrow RZ[IMM5]$ 清零	$RZ \leftarrow RX[IMM5]$
编译结果	清零根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (z<8), then bclri16 rz, imm5; else bclri32 rz, rz, imm5;	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (x==z) and (z<8), then bclri16 rz, imm5; else bclri32 rz, rx, imm5;
说明	将 RZ/RX 的值中，由 IMM5 域值所指示的位清零，其余位保持不变，把清零后的结果存入 RZ。	
影响标志位	无影响	
限制	立即数的范围为 0-31。	

16 位指令	
操作	$RZ \leftarrow RZ[IMM5]$ 清零
语法	bclri16 rz, imm5
说明	将 RZ 的值中, 由 IMM5 域值所指示的位清零, 其余位保持不变, 把清零后的结果存入 RZ。
影响标志位	无影响
限制	寄存器的范围为 r0-r7; 立即数的范围为 0-31。
异常	无

16 位指令格式:




图 13.23: BCLRI-1

32 位指令	
操作	$RZ \leftarrow RX[IMM5]$ 清零
语法	bclri32 rz, rx, imm5
说明	将 RX 的值中, 由 IMM5 域值所指示的位清零, 其余位保持不变, 把清零后的结果存入 RZ。
影响标志位	无影响
限制	立即数的范围为 0-31。
异常	无

32 位指令格式:




图 13.24: BCLRI-2

13.13 BF——C 为 0 分支指令

统一化指令	
语法	bf label
操作	C 等于零则程序转移。 if(C==0) PC ← PC + sign_extend(offset << 1); else PC ← next PC;
编译结果	根据跳转的范围编译为对应的 16 位或 32 位指令。 if (offset<1KB), then bf16 label; else bf32 label;
说明	如果条件标志位 C 等于零，则程序转移到 label 处执行；否则程序执行下一条指令。 Label 由当前程序 PC 加上左移 1 位的相对偏移量有符号扩展到 32 位后的值得到。BF 指令的转移范围是 ±64KB 地址空间。
影响标志位	无影响
异常	无

16 位指令	
操作	C 等于零则程序转移。 if(C==0) PC ← PC + sign_extend(offset << 1) else PC ← PC + 2
语法	bf16 label
说明	如果条件标志位 C 等于 0，则程序转移到 label 处执行；否则程序执行下一条指令，即 PC ← PC + 2。 Label 由当前程序 PC 加上左移 1 位的 10 位相对偏移量有符号扩展到 32 位后的值得到。BF16 指令的转移范围是 ±1KB 地址空间。
影响标志位	无影响
异常	无

16 位指令格式：




图 13.25: BF-1

32 位指令	
操作	C 等于零则程序转移 if(C == 0) PC ← PC + sign_extend(offset << 1) else PC ← PC + 4
语法	bf32 label
说明	如果条件标志位 C 等于零，则程序转移到 label 处执行；否则程序执行下一条指令，即 PC ← PC + 4。 Label 由当前程序 PC 加上左移 1 位的 16 位相对偏移量有符号扩展到 32 位后的值得到。BF 指令的转移范围是 ±64KB 地址空间。
影响标志位	无影响
异常	无

32 位指令格式:




图 13.26: BF-2

13.14 BGENI——立即数位产生指令

统一化指令	
语法	bgeni rz, imm5
操作	RZ ← (2) ^{IMM5}
编译结果	仅存在 32 位指令。 bgeni32 rz, imm5
说明	对由 5 位立即数确定的 RZ 的位 (RZ[IMM5]) 置位，并清除 RZ 的其它位。 注意，如果 IMM5 小于 16，该指令是 movi rz, (2) ^{IMM5} 的伪指令；如果 IMM5 大于等于 16，该指令是 movih rz, (2) ^{IMM5} 的伪指令。
影响标志位	无影响
限制	立即数的范围为 0-31。
异常	无

32 位指令	
操作	$RZ \leftarrow (2)^{IMM5};$
语法	bgeni32 rz, imm5
说明	对由 5 位立即数确定的 RZ 的位 (RZ[IMM5]) 置位, 并清除 RZ 的其它位。 注意, 如果 IMM5 小于 16, 该指令是 movi32 rz, (2) ^{IMM5} 的伪指令; 如果 IMM5 大于等于 16, 该指令是 movih32 rz, (2) ^{IMM5} 的伪指令。
影响标志位	无影响
限制	立即数的范围为 0-31。
异常	无

32 位指令格式:

如果 IMM5 小于 16:




图 13.27: BGENI-1

如果 IMM5 大于等于 16:




图 13.28: BGENI-2

13.15 BKPT——断点指令

统一化指令	
操作	引起一个断点异常或者进入调试模式
编译结果	总是编译为 16 位指令。 bkpt16
说明	断点指令
影响标志位	无影响
异常	断点异常

16 位指令	
操作	引起一个断点异常或者进入调试模式
语法	bkpt16
说明	断点指令
影响标志位	无影响
异常	断点异常

16 位指令格式：



图 13.29: BKPT

13.16 BMASKI——立即数位屏蔽产生指令

统一化指令	
语法	bmaski rz, oimm5
操作	$RZ \leftarrow (2)^{OIMM5} - 1$
编译结果	仅存在 32 位指令 bmaski32 rz, oimm5
说明	产生连续低位为 1、高位为 0 的立即数，并将该立即数存入 RZ。带偏置的立即数 OIMM5 指定被置 1 的连续低位 (RX[OIMM5-1:0]) 的位数，其余高位清零。当 OIMM5 为 0 或 32 时，RX 所有位均被置 1。注意，OIMM5 为 1-16 时由 movi 指令执行。
影响标志位	无影响
限制	立即数的范围为 0, 17-32;
异常	无

32 位指令	
操作	$RZ \leftarrow (2)^{OIMM5} - 1$
语法	bmaski32 rz, oimm5
说明	产生连续低位为 1、高位为 0 的立即数，并将该立即数存入 RZ。带偏置的立即数 OIMM5 指定被置 1 的连续低位 (RX[OIMM5-1:0]) 的位数，其余高位清零。当 OIMM5 为 0 或 32 时，RX 所有位均被置 1。注意，OIMM5 为 1 -16 时由 movi 指令执行；二进制操作数 IMM5 等于 OIMM5 - 1。
影响标志位	无影响
限制	立即数的范围为 0, 17-32;
异常	无

32 位指令格式:

31 30	26 25	21 20	16 15	10 9	5 4	0
1	10001	IMM5	00000	010100	00001	RZ

图 13.30: BMASKI

IMM5 域:

指定被置 1 的连续低位的最高位。

注意：立即数 OIMM5 比起二进制操作数 IMM5 需偏置 1。

10000:

0-16 位置位

10001:

0-17 位置位

.....

11111:

0-31 位置位

13.17 BMCLR——BCTM 位清零指令

统一化指令	
语法	bmclr
操作	清除状态寄存器的 BM 位。 $PSR(BM) \leftarrow 0$
编译结果	仅存在 32 位指令。 bmclr32
说明	PSR 的 BM 位被清零。
影响标志位	无影响
异常:	无
注意	该指令仅实现于支持二进制代码转译机制的 E802 处理器。

32 位指令	
操作:	清除状态寄存器的 BM 位 $PSR(BM) \leftarrow 0$
语法:	bmclr32
说明:	PSR 的 BM 位被清零。
影响标志位:	无影响
异常:	无

指令格式:

31 30	26 25	21 20	16 15	10 9	5 4	0
1	10000	00000	00000	000101	00001	00000

图 13.31: BMCLR

13.18 BPOP.H——二进制转译半字压栈指令

统一化指令	
语法	bpop.h rz
操作	更新二进制转译堆栈寄存器到二进制转译堆栈存储器的顶端，然后从二进制转译堆栈存储器加载半字到寄存器 RZ 中； if (BSP - 2 < FP') R15 ← next PC PC ← SVBR - 12 else BSP ← BSP - 2; RZ ← zero_extend(MEM[BSP]);
编译结果	仅存在 16 位指令 bpop.h rz;
说明：	将二进制转译堆栈指针寄存器 (BSP) 减 2 的值与二进制转译帧指针寄存器 (FP') 进行比较。如果 BSP 减 2 的值小于 FP'，则将子程序的返回地址 (下一条指令的 PC) 保存在链接寄存器 R15 中，程序转移到 SVBR-12 处执行；否则，更新 BSP 到二进制转译堆栈存储器的顶端，然后将二进制转译堆栈存储器中的半字经过零扩展到 32 位后，加载到寄存器 RZ 中。采用堆栈寄存器直接寻址方式。
影响标志位	无影响
异常：	未对齐访问异常、未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 写无效异常

16 位指令	
操作:	更新二进制转译堆栈寄存器到二进制转译堆栈存储器的顶端, 然后从二进制转译堆栈存储器加载半字到寄存器 RZ 中; if (BSP - 2 < FP') R15 ← next PC PC ← SVBR - 12 else BSP ← BSP - 2; RZ ← zero_extend(MEM[BSP]);
语法:	bpop16.h rz
说明:	将二进制转译堆栈指针寄存器 (BSP) 减 2 的值与二进制转译帧指针寄存器 (FP') 进行比较。如果 BSP 减 2 的值小于 FP', 则将子程序的返回地址 (下一条指令的 PC) 保存在链接寄存器 R15 中, 程序转移到 SVBR-12 处执行; 否则, 更新 BSP 到二进制转译堆栈存储器的顶端, 然后将二进制转译堆栈存储器中的半字经过零扩展到 32 位后, 加载到寄存器 RZ 中。采用堆栈寄存器直接寻址方式。
影响标志位:	无影响
限制:	寄存器的范围为 r0 - r7。
异常:	未对齐访问异常、未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 写无效异常

指令格式:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	1	0	1	0	0	1	0	1		RZ		0	0

图 13.32: BPOP.H

13.19 BPOP.W——二进制转译字压栈指令

统一化指令	
语法	bpop.w rz
操作	更新二进制转译堆栈寄存器到二进制转译堆栈存储器的顶端，然后从二进制转译堆栈存储器加载字到寄存器 RZ 中； if (BSP - 4 < FP') R15 ← next PC PC ← SVBR - 12 else BSP ← BSP - 4; RZ ← MEM[BSP];
编译结果	仅存在 16 位指令 bpop.w rz;
说明：	将二进制转译堆栈指针寄存器 (BSP) 减 4 的值与二进制转译帧指针寄存器 (FP') 进行比较。如果 BSP 减 4 的值小于 FP'，则将子程序的返回地址 (下一条指令的 PC) 保存在链接寄存器 R15 中，程序转移到 SVBR-12 处执行；否则，更新 BSP 到二进制转译堆栈存储器的顶端，然后将二进制转译堆栈存储器中的字加载到寄存器 RZ 中。采用堆栈寄存器直接寻址方式。
影响标志位	无影响
异常：	未对齐访问异常、未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 写无效异常

16 位指令	
操作:	更新二进制转译堆栈寄存器到二进制转译堆栈存储器的顶端, 然后从二进制转译堆栈存储器加载字到寄存器 RZ 中; if (BSP - 4 < FP') R15 ← next PC PC ← SVBR - 12 else BSP ← BSP - 4; RZ ← MEM[BSP];
语法:	bpop16.w rz
说明:	将二进制转译堆栈指针寄存器 (BSP) 减 4 的值与二进制转译帧指针寄存器 (FP') 进行比较。如果 BSP 减 4 的值小于 FP', 则将子程序的返回地址 (下一条指令的 PC) 保存在链接寄存器 R15 中, 程序转移到 SVBR-12 处执行; 否则, 更新 BSP 到二进制转译堆栈存储器的顶端, 然后将二进制转译堆栈存储器中的字加载到寄存器 RZ 中。采用堆栈寄存器直接寻址方式。
影响标志位:	无影响
限制:	寄存器的范围为 r0 - r7。
异常:	未对齐访问异常、未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 写无效异常

指令格式:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	1	0	1	0	0	1	0	1		RZ		1	0

图 13.33: BPOP.W

13.20 BPUSH.H——二进制转译半字压栈指令

统一化指令	
语法	bpush.h rz
操作	<p>将寄存器 RZ 中的半字存储到二进制转译堆栈存储器中，然后更新二进制转译堆栈寄存器到二进制转译堆栈存储器的顶端；</p> <pre> if (BSP + 2 > TOP) R15 ← next PC PC ← SVBR - 12 else MEM[BSP] ← RZ[15:0]; BSP ← BSP + 2; </pre>
编译结果	<p>仅存在 16 位指令</p> <pre>bpush.h rz;</pre>
说明：	<p>将二进制转译堆栈指针寄存器（BSP）加 2 的值与二进制转译栈顶寄存器（TOP）进行比较。如果 BSP 加 2 的值大于 TOP，则将子程序的返回地址（下一条指令的 PC）保存在链接寄存器 R15 中，程序转移到 SVBR-12 处执行；否则，将寄存器 RZ 中的低半字存储到二进制转译堆栈存储器中，然后更新 BSP 到二进制转译堆栈存储器的顶端。采用堆栈寄存器直接寻址方式。</p>
影响标志位	无影响
异常：	未对齐访问异常、未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 写无效异常

16 位指令	
操作:	将寄存器 RZ 中的半字存储到二进制转译堆栈存储器中，然后更新二进制转译堆栈寄存器到二进制转译堆栈存储器的顶端； if (BSP + 2 > TOP) R15 ← next PC PC ← SVBR - 12 else MEM[BSP] ← RZ[15:0]; BSP ← BSP + 2;
语法:	bpush16.h rz
说明:	将二进制转译堆栈指针寄存器 (BSP) 加 2 的值与二进制转译栈顶寄存器 (TOP) 进行比较。如果 BSP 加 2 的值大于 TOP，则将子程序的返回地址 (下一条指令的 PC) 保存在链接寄存器 R15 中，程序转移到 SVBR-12 处执行；否则，将寄存器 RZ 中的低半字存储到二进制转译堆栈存储器中，然后更新 BSP 到二进制转译堆栈存储器的顶端。采用堆栈寄存器直接寻址方式。
影响标志位:	无影响
限制:	寄存器的范围为 r0 - r7。
异常:	未对齐访问异常、未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 写无效异常

指令格式:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	1	0	1	0	0	1	1	1		RZ		0	0

图 13.34: BPUSH.H

13.21 BPUSH.W——二进制转译字压栈指令

统一化指令	
语法	bpush.w rz
操作	<p>将寄存器 RZ 中的字存储到二进制转译堆栈存储器中，然后更新二进制转译堆栈寄存器到二进制转译堆栈存储器的顶端；</p> <p>if (BSP + 4 > TOP)</p> <p>R15 ← next PC</p> <p>PC ← SVBR - 12</p> <p>else</p> <p>MEM[BSP] ← RZ[31:0];</p> <p>BSP ← BSP + 4;</p>
编译结果	<p>仅存在 16 位指令</p> <p>bpush.w rz;</p>
说明：	<p>将二进制转译堆栈指针寄存器 (BSP) 加 4 的值与二进制转译栈顶寄存器 (TOP) 进行比较。如果 BSP 加 4 的值大于 TOP，则将子程序的返回地址 (下一条指令的 PC) 保存在链接寄存器 R15 中，程序转移到 SVBR-12 处执行；否则，将寄存器 RZ 中的字存储到二进制转译堆栈存储器中，然后更新 BSP 到二进制转译堆栈存储器的顶端。采用堆栈寄存器直接寻址方式。</p>
影响标志位	无影响
异常：	未对齐访问异常、未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 写无效异常

16 位指令	
操作:	将寄存器 RZ 中的字存储到二进制转译堆栈存储器中，然后更新二进制转译堆栈寄存器到二进制转译堆栈存储器的顶端； if (BSP + 4 > TOP) R15 ← next PC PC ← SVBR - 12 else MEM[BSP] ← RZ[31:0]; BSP ← BSP + 4;
语法:	bpush16.w rz
说明:	将二进制转译堆栈指针寄存器 (BSP) 加 4 的值与二进制转译栈顶寄存器 (TOP) 进行比较。如果 BSP 加 4 的值大于 TOP，则将子程序的返回地址 (下一条指令的 PC) 保存在链接寄存器 R15 中，程序转移到 SVBR-12 处执行；否则，将寄存器 RZ 中的字存储到二进制转译堆栈存储器中，然后更新 BSP 到二进制转译堆栈存储器的顶端。采用堆栈寄存器直接寻址方式。
影响标志位:	无影响
限制:	寄存器的范围为 r0 – r7。
异常:	未对齐访问异常、未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 写无效异常

指令格式:




图 13.35: Bpush.w

13.22 BMSET——BCTM 位置位指令

统一化指令	
语法	Bmset
操作	设置状态寄存器的 BM 位。 PSR(BM) ← 1
编译结果	仅存在 32 位指令。 bmset32
说明	PSR 的 BM 位被置位。
影响标志位	无影响
异常	无
注意	该指令仅实现于支持二进制代码转译机制的 E802 处理器。

32 位指令	
操作:	设置状态寄存器的 BM 位 $PSR(BM) \leftarrow 1$
语法:	bmset32
说明:	PSR 的 BM 位被置位。
影响标志位:	无影响
异常:	无

指令格式:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	1	0	0	0	0	0	0	1	0	0	0	0	0

图 13.36: BMSET

13.23 BR——无条件跳转指令

统一化指令	
语法	br label
操作	$PC \leftarrow PC + \text{sign_extend}(\text{offset} \ll 1)$
编译结果	根据跳转的范围编译为对应的 16 位或 32 位指令 if(offset<1KB), then br16 label; else br32 label;
说明	程序无条件跳转到 label 处执行。 Label 由当前程序 PC 加上左移 1 位的相对偏移量有符号扩展到 32 位后的值得到。
影响标志位	无影响
异常	无

16 位指令	
操作	$PC \leftarrow PC + \text{sign_extend}(\text{offset} \ll 1)$
语法	br16 label
说明	程序无条件跳转到 label 处执行。 Label 由当前程序 PC 加上左移 1 位的 10 位相对偏移量有符号扩展到 32 位后的值得到。BR16 指令的跳转范围是 $\pm 1\text{KB}$ 地址空间。
影响标志位	无影响
异常	无

16 位指令格式:




图 13.37: BR-1

32 位指令	
操作	$PC \leftarrow PC + \text{sign_extend}(\text{offset} \ll 1)$
语法	br32 label
说明	程序无条件跳转到 label 处执行。 Label 由当前程序 PC 加上左移 1 位的 16 位相对偏移量有符号扩展到 32 位后的值得到。BR 指令的跳转范围是 $\pm 64\text{KB}$ 地址空间。
影响标志位	无影响
异常	无

32 位指令格式:




图 13.38: BR-2

13.24 BSETI——立即数位置位指令

统一化指令		
语法	bseti rz, imm5	bseti rz, rx, imm5
操作	RZ ← RZ[IMM5] 置位	RZ ← RX[IMM5] 置位
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (z<8), then bseti16 rz, imm5; else bseti32 rz, rz, imm5;	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if((x==z) and (z<8)), then bseti16 rz, imm5; else bseti32 rz, rx, imm5;
说明	将 RZ/RX 的值中，由 IMM5 域值所指示的位置 1，其余位保持不变，把置位后的结果存入 RZ。	
影响标志位	无影响	
限制	立即数的范围为 0-31。	
异常	无	

16 位指令	
操作	RZ ← RZ[IMM5] 置位
语法	bseti16 rz, imm5
说明	将 RZ 的值中，由 IMM5 域值所指示的位置 1，其余位保持不变，把置位后的结果存入 RZ。
影响标志位	无影响
限制	寄存器的范围为 r0-r7；立即数的范围为 0-31。
异常	无

16 位指令格式：




图 13.39: BSETI-1

32 位指令	
操作	$RZ \leftarrow RX[IMM5]$ 置位
语法	<code>bseti32 rz, rx, imm5</code>
说明	将 RX 的值中，由 IMM5 域值所指示的位置 1，其余位保持不变，把置位后的结果存入 RZ。
影响标志位	无影响
限制	立即数的范围为 0-31。
异常	无

32 位指令格式：




图 13.40: BSETI-2

13.25 BSR——跳转到子程序指令

统一化指令	
语法	<code>bsr label</code>
操作	链接并跳转到子程序： $R15 \leftarrow \text{next PC}$ $PC \leftarrow PC + \text{sign_extend}(\text{offset} \ll 1)$
编译结果	根据跳转的范围编译为对应的 16 位或 32 位指令 <code>if(0<offset<1KB), then</code> <code>bsr16 label;</code> <code>else</code> <code>bsr32 label;</code>
说明	子程序跳转，将子程序的返回地址（下一条指令的 PC）保存在链接寄存器 R15 中，程序转移到 label 处执行。 Label 由当前程序 PC 加上左移 1 位的相对偏移量有符号扩展到 32 位后的值得到。
影响标志位	无影响
异常	无

16 位指令	
操作:	链接并跳转到子程序: $R15 \leftarrow PC + 2$ $PC \leftarrow PC + \text{sign_extend}(\text{offset} \ll 1)$
语法:	bsr16 label
说明:	子程序跳转, 将子程序的返回地址 (下一条指令的 PC, 即当前当前 PC+2) 保存在链接寄存器 R15 中, 程序转移到 label 处执行。 Label 由当前程序 PC 加上左移 1 位的 10 位相对偏移量有符号扩展到 32 位后的值得到。BSR16 指令的跳转范围是 $\pm 1\text{KB}$ 地址空间。
影响标志位:	无影响
限制:	BSR16 指令的跳转目标不能是 BSR16 指令本身。
异常:	无

指令格式:




图 13.41: BSR-1

Offset 域

指定跳转的相对偏移量。

注意: 跳转的相对偏移量 (Offset) 不能为 0x0。

32 位指令	
操作:	链接并跳转到子程序: $R15 \leftarrow PC+4$ $PC \leftarrow PC + \text{sign_extend}(\text{offset} \ll 1)$
语法:	bsr32 label
说明:	子程序跳转, 将子程序的返回地址 (下一条指令的 PC, 即当前 PC+4) 保存在链接寄存器 R15 中, 程序转移到 label 处执行。 Label 由当前程序 PC 加上左移 1 位的 26 位相对偏移量有符号扩展到 32 位后的值得到。BSR 指令的跳转范围是 $\pm 64\text{MB}$ 地址空间。
影响标志位:	无影响
异常:	无

指令格式:




图 13.42: BSR-2

13.26 BT——C 为 1 分支指令

统一化指令	
语法	bt label
操作	if(C == 1) PC ← PC + sign_extend(offset << 1); else PC ← next PC;
编译结果	根据跳转的范围编译为对应的 16 位或 32 位指令。 if (offset<1KB), then bt16 label; else bt32 label;
说明	如果条件标志位 C 等于 1，则程序转移到 label 处执行；否则程序执行下一条指令。 Label 由当前程序 PC 加上左移 1 位的相对偏移量有符号扩展到 32 位后的值得到。BT 指令的转移范围是 ±64KB 地址空间。
影响标志位	无影响
异常	无

16 位指令	
操作	C 等于 1 则程序转移 if(C == 1) PC ← PC + sign_extend(offset << 1) else PC ← PC + 2
语法	bt16 label
说明	如果条件标志位 C 等于 1，则程序转移到 label 处执行；否则程序执行下一条指令，即 PC ← PC + 2。 Label 由当前程序 PC 加上左移 1 位的 10 位相对偏移量有符号扩展到 32 位后的值得到。BT16 指令的转移范围是 ±1KB 地址空间。
影响标志位	无影响
异常	无

16 位指令格式：




图 13.43: BT-1

32 位指令	
操作	C 等于一则程序转移 $\text{if}(C == 1)$ $\text{PC} \leftarrow \text{PC} + \text{sign_extend}(\text{offset} \ll 1)$ else $\text{PC} \leftarrow \text{PC} + 4$
语法	bt32 label
说明	如果条件标志位 C 等于 1，则程序转移到 label 处执行；否则程序执行下一条指令，即 $\text{PC} \leftarrow \text{PC} + 4$ 。 Label 由当前程序 PC 加上左移 1 位的 16 位相对偏移量有符号扩展到 32 位后的值得到。BT 指令的转移范围是 $\pm 64\text{KB}$ 地址空间。
影响标志位	无影响
异常	无

32 位指令格式：




图 13.44: BT-2

13.27 BTSTI——立即数位测试指令

统一化指令	
语法	btsti rx, imm5
操作	$C \leftarrow \text{RX}[\text{IMM5}]$
编译结果	仅存在 32 位指令 btsti32 rx, imm5
说明	对由 IMM5 决定的 RX 的位 ($\text{RX}[\text{IMM5}]$) 进行测试，并使条件位 C 的值等于该位的值。
影响标志位	$C \leftarrow \text{RX}[\text{IMM5}]$
限制	立即数的范围为 0-31。
异常	无

32 位指令	
操作	$C \leftarrow RX[IMM5]$
语法	btsti32 rx, imm5
说明	对由 IMM5 决定的 RX 的位 ($RX[IMM5]$) 进行测试, 并使条件位 C 的值等于该位的值。
影响标志位	$C \leftarrow RX[IMM5]$
限制	立即数的范围为 0-31。
异常	无

32 位指令格式:

31	30	26	25	21	20	16	15	10	9	5	4	0
1	10001	IMM5	RX	001010	00100	00000						

图 13.45: BTSTI

13.28 CMPHS——无符号大于等于比较指令

统一化指令	
语法	cmphs rx, ry
操作	RX 与 RY 作无符号比较。 If $RX \geq RY$, then $C \leftarrow 1$; else $C \leftarrow 0$;
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if ($x < 16$) and ($y < 16$), then cmphs16 rx, ry; else cmphs32 rx, ry;
说明	将 RX 的值减去 RY 的值, 结果与 0 作比较, 并对 C 位进行更新。cmphs 进行无符号比较, 即操作数被认为是无符号数。如果 RX 大于等于 RY, 即减法结果大于等于 0, 则设置条件位 C; 否则, 清除条件位 C。
影响标志位	根据比较结果设置条件位 C
异常	无

16 位指令	
操作	RX 与 RY 作无符号比较。 If $RX \geq RY$, then $C \leftarrow 1$; else $C \leftarrow 0$;
语法	cmphs16 rx, ry
说明	将 RX 的值减去 RY 的值，结果与 0 作比较，并对 C 位进行更新。cmphs16 进行无符号比较，即操作数被认为是无符号数。如果 RX 大于等于 RY，即减法结果大于等于 0，则设置条件位 C；否则，清除条件位 C。
影响标志位	根据比较结果设置条件位 C
限制	寄存器的范围为 r0-r15。
异常	无

16 位指令格式：




图 13.46: CMPHS-1

32 位指令	
操作	RX 与 RY 作无符号比较。 If $RX \geq RY$, then $C \leftarrow 1$; else $C \leftarrow 0$;
语法	cmphs32 rx, ry
说明	将 RX 的值减去 RY 的值，结果与 0 作比较，并对 C 位进行更新。cmphs32 进行无符号比较，即操作数被认为是无符号数。如果 RX 大于等于 RY，即减法结果大于等于 0，则设置条件位 C；否则，清除条件位 C。
影响标志位	根据比较结果设置条件位 C
异常	无

32 位指令格式：




图 13.47: CMPHS-2

13.29 CMPHSI——立即数无符号大于等于比较指令

统一化指令	
语法	cmphsi rx, oimm16
操作	RX 与立即数作无符号比较。 If $RX \geq \text{zero_extend}(OIMM16)$, $C \leftarrow 1$; else $C \leftarrow 0$;
编译结果	根据立即数和寄存器的范围编译为对应的 16 位或 32 位指令。 if (oimm16<33) and (x<8),then cmphsi16 rx, oimm5; else cmphsi32 rx, oimm16;
说明	将带偏置 1 的 16 位立即数 (OIMM16) 零扩展至 32 位, 然后用 RX 的值减去该 32 位值, 结果与 0 作比较, 并对 C 位进行更新。cmphsi 进行无符号比较, 即操作数被认为是无符号数。如果 RX 大于等于零扩展后的 OIMM16, 即减法结果大于等于 0, 则设置条件位 C; 否则, 清除条件位 C。
影响标志位	根据比较结果设置条件位 C
限制	立即数的范围为 0x1-0x10000。
异常	无

16 位指令	
操作	RX 与立即数作无符号比较。 If $RX \geq \text{zero_extend}(OIMM5)$, then $C \leftarrow 1$; else $C \leftarrow 0$;
语法	cmphsi16 rx, oimm5
说明	将带偏置 1 的 5 位立即数 (OIMM5) 零扩展至 32 位, 然后用 RX 的值减去该 32 位值, 结果与 0 作比较, 并对 C 位进行更新。cmphsi16 进行无符号比较, 即操作数被认为是无符号数。如果 RX 大于等于零扩展后的 OIMM5, 即减法结果大于等于 0, 则设置条件位 C; 否则, 清除条件位 C。 注意: 二进制操作数 IMM5 等于 OIMM5 - 1。
影响标志位	根据比较结果设置条件位 C
限制	寄存器的范围为 r0-r7; 立即数的范围为 1-32。
异常	无

16 位指令格式：




图 13.48: CMPHSI-1

IMM5 域：

指定不带偏置立即数的值。

注意：参与比较的立即数 OIMM5 比起二进制操作数 IMM5 需偏置 1。

00000：

与 1 比较

00001：

与 2 比较

.....

11111：

与 32 比较

32 位指令	
操作	RX 与立即数作无符号比较。 If $RX \geq \text{zero_extend}(OIMM16)$, then $C \leftarrow 1$; else $C \leftarrow 0$;
语法	cmphsi32 rx, oimm16
说明	将带偏置 1 的 16 位立即数 (OIMM16) 零扩展至 32 位，然后用 RX 的值减去该 32 位值，结果与 0 作比较，并对 C 位进行更新。cmphsi32 进行无符号比较，即操作数被认为是无符号数。如果 RX 大于等于零扩展后的 OIMM16，即减法结果大于等于 0，则设置条件位 C；否则，清除条件位 C。 注意：二进制操作数 IMM16 等于 OIMM16 - 1。
影响标志位	根据比较结果设置条件位 C
限制	立即数的范围为 0x1-0x10000。
异常	无

32 位指令格式：

IMM16 域：

指定不带偏置立即数的值。




图 13.49: CMPHSI-2

注意：参与比较的立即数 OIMM16 比起二进制操作数 IMM16 需偏置 1。

0000000000000000:

与 0x1 比较

0000000000000001:

与 0x2 比较

.....

1111111111111111:

与 0x10000 比较

13.30 CMPLT——有符号小于比较指令

统一化指令	
语法	cmplt rx, ry
操作	RX 与 RY 作有符号比较。 If RX < RY, then C ← 1; else C ← 0;
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (x<16) and (y<16), then cmplt16 rx, ry; else cmplt32 rx, ry;
说明	将 RX 的值减去 RY 的值，结果与 0 作比较，并对 C 位进行更新。 cmplt 进行有符号比较，即操作数被认为是补码形式的有符号数。如果 RX 小于 RY，即减法结果小于 0，则设置条件位 C；否则，清除条件位 C。
影响标志位	根据比较结果设置条件位 C
异常	无

16 位指令	
操作	RX 与 RY 作有符号比较。 If $RX < RY$, then $C \leftarrow 1$; else $C \leftarrow 0$;
语法	cmplt16 rx, ry
说明	将 RX 的值减去 RY 的值，结果与 0 作比较，并对 C 位进行更新。cmplt16 进行有符号比较，即操作数被认为是补码形式的有符号数。如果 RX 小于 RY，即减法结果小于 0，则设置条件位 C；否则，清除条件位 C。
影响标志位	根据比较结果设置条件位 C
限制	寄存器的范围为 r0-r15。
异常	无

16 位指令格式：




图 13.50: CMPLT-1

32 位指令	
操作	RX 与 RY 作有符号比较。 If $RX < RY$, then $C \leftarrow 1$; else $C \leftarrow 0$;
语法	cmplt32 rx, ry
说明	将 RX 的值减去 RY 的值，结果与 0 作比较，并对 C 位进行更新。cmplt32 进行有符号比较，即操作数被认为是补码形式的有符号数。如果 RX 小于 RY，即减法结果小于 0，则设置条件位 C；否则，清除条件位 C。
影响标志位	根据比较结果设置条件位 C
异常	无

32 位指令格式：




图 13.51: CMPLT-2

13.31 CMPLTI——立即数有符号小于比较指令

统一化指令	
语法	cmplti rx, oimm16
操作	RX 与立即数作有符号比较。 If $RX < \text{zero_extend}(OIMM16)$, $C \leftarrow 1$; else $C \leftarrow 0$;
编译结果	根据立即数和寄存器的范围编译为对应的 16 位或 32 位指令。 if $(x < 8)$ and $(oimm16 < 33)$, then cmplti16 rx, oimm5; else cmplti32 rx, oimm16;
说明	将带偏置 1 的 16 位立即数 (OIMM16) 零扩展至 32 位, 然后用 RX 的值减去该 32 位值, 结果与 0 作比较, 并对 C 位进行更新。cmplti 进行有符号比较, 即 RX 的值被认为是补码形式的有符号数。如果 RX 小于零扩展后的 OIMM16, 即减法结果小于 0, 则设置条件位 C; 否则, 清除条件位 C。
影响标志位	根据比较结果设置条件位 C
限制	立即数的范围为 $0x1-0x10000$ 。
异常	无

16 位指令	
操作	RX 与立即数作有符号比较。 If $RX < \text{zero_extend}(OIMM5)$, then $C \leftarrow 1$; else $C \leftarrow 0$;
语法	cmplti16 rx, oimm5
说明	将带偏置 1 的 5 位立即数 (OIMM5) 零扩展至 32 位, 然后用 RX 的值减去该 32 位值, 结果与 0 作比较, 并对 C 位进行更新。cmplti16 进行有符号比较, 即 RX 的值被认为是补码形式的有符号数。如果 RX 小于零扩展后的 OIMM5, 即减法结果小于 0, 则设置条件位 C; 否则, 清除条件位 C。 注意: 二进制操作数 IMM5 等于 $OIMM5 - 1$ 。
影响标志位	根据比较结果设置条件位 C
限制	寄存器的范围为 r0-r7; 立即数的范围为 1-32。
异常	无

16 位指令格式:




图 13.52: CMPLTI-1

IMM5 域:

指定不带偏置立即数的值。

注意: 参与比较的立即数 OIMM5 比起二进制操作数 IMM5 需偏置 1。

00000:

与 1 比较

00001:

与 2 比较

.....

11111:

与 32 比较

32 位指令	
操作	RX 与立即数作有符号比较。 If $RX < \text{zero_extend}(OIMM16)$, then $C \leftarrow 1$; else $C \leftarrow 0$;
语法	cmplti32 rx, oimm16
说明	将带偏置 1 的 16 位立即数 (OIMM16) 零扩展至 32 位, 然后用 RX 的值减去该 32 位值, 结果与 0 作比较, 并对 C 位进行更新。cmplti32 进行有符号比较, 即 RX 的值被认为是补码形式的有符号数。如果 RX 小于零扩展后的 OIMM16, 即减法结果小于 0, 则设置条件位 C; 否则, 清除条件位 C。 注意: 二进制操作数 IMM16 等于 $OIMM16 - 1$ 。
影响标志位	根据比较结果设置条件位 C
限制	立即数的范围为 $0x1-0x10000$ 。
异常	无

32 位指令格式:

IMM16 域:




图 13.53: CMPLTI-2

指定不带偏置立即数的值。

注意：参与比较的立即数 OIMM16 比起二进制操作数 IMM16 需偏置 1。

0000000000000000:

与 0x1 比较

0000000000000001:

与 0x2 比较

.....

1111111111111111:

与 0x10000 比较

13.32 CMPNE——不等比较指令

统一化指令	
语法	cmpne rx, ry
操作	RX 与 RY 作比较。 If RX != RY, then C ← 1; else C ← 0;
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (x<16) and (y<16), then cmpne16 rx, ry; else cmpne32 rx, ry;
说明	将 RX 的值减去 RY 的值，结果与 0 作比较，并对 C 位进行更新。如果 RX 不等于 RY，即减法结果不等于 0，则设置条件位 C；否则，清除条件位 C。
影响标志位	根据比较结果设置条件位 C
异常	无

16 位指令	
操作	RX 与 RY 作比较。 If RX != RY, then C ← 1; else C ← 0;
语法	cmpne16 rx, ry
说明	将 RX 的值减去 RY 的值, 结果与 0 作比较, 并对 C 位进行更新。如果 RX 不等于 RY, 即减法结果不等于 0, 则设置条件位 C; 否则, 清除条件位 C。
影响标志位	根据比较结果设置条件位 C
限制	寄存器的范围为 r0-r15。
异常	无

16 位指令格式:

15	14	10	9	6	5	2	1	0
0	11001	RY		RX			10	

图 13.54: CMPNE-1

32 位指令	
操作	RX 与 RY 作比较。 If RX != RY, then C ← 1; else C ← 0;
语法	cmpne32 rx, ry
说明	将 RX 的值减去 RY 的值, 结果与 0 作比较, 并对 C 位进行更新。如果 RX 不等于 RY, 即减法结果不等于 0, 则设置条件位 C; 否则, 清除条件位 C。
影响标志位	根据比较结果设置条件位 C
异常	无

32 位指令格式:

31	30	26	25	21	20	16	15	10	9	5	4	0
1	10001	RY		RX		000001		00100		00000		

图 13.55: CMPNE-2

13.33 CMPNEI——立即数不等比较指令

统一化指令	
语法	cmpnei rx, imm16
操作	RX 与立即数作比较。 If RX != zero_extend(imm16), C ← 1; else C ← 0;
编译结果	根据立即数和寄存器的范围编译为对应的 16 位或 32 位指令。 if (x<7) and (imm16<33), then cmpnei16 rx, imm5; else cmpnei32 rx, imm16;
说明	将 RX 的值减去零扩展至 32 位的 16 位立即数的值，结果与 0 作比较，并对 C 位进行更新。如果 RX 不等于零扩展后的 IMM16，即减法结果不等于 0，则设置条件位 C；否则，清除条件位 C。
影响标志位	根据比较结果设置条件位 C
限制	立即数的范围为 0x0-0xFFFF。
异常	无

16 位指令	
操作	RX 与立即数作比较。 If RX != zero_extend(IMM5), then C ← 1; else C ← 0;
语法	cmpnei16 rx, imm5
说明	将 RX 的值减去零扩展至 32 位的 5 位立即数的值，结果与 0 作比较，并对 C 位进行更新。如果 RX 不等于零扩展后的 IMM5，即减法结果不等于 0，则设置条件位 C；否则，清除条件位 C。
影响标志位	根据比较结果设置条件位 C
限制	寄存器的范围为 r0-r7； 立即数的范围为 0-31。
异常	无

16 位指令格式：




图 13.56: CMPNEI-1

32 位指令	
操作	RX 与立即数作比较。 If $RX \neq \text{zero_extend}(\text{imm16})$, then $C \leftarrow 1$; else $C \leftarrow 0$;
语法	cmpnei rx, imm16
说明	将 RX 的值减去零扩展至 32 位的 16 位立即数的值, 结果与 0 作比较, 并对 C 位进行更新。如果 RX 不等于零扩展后的 IMM16, 即减法结果不等于 0, 则设置条件位 C; 否则, 清除条件位 C。
影响标志位	根据比较结果设置条件位 C
限制	立即数的范围为 0x0-0xFFFF。
异常	无

32 位指令格式:




图 13.57: CMPNEI-2

13.34 DECF——C 为 0 立即数减法指令

统一化指令	
语法	decf rz, rx, imm5
操作	if $C == 0$, then $RZ \leftarrow RX - \text{zero_extend}(\text{IMM5})$; else $RZ \leftarrow RZ$;
编译结果	仅存在 32 位指令 decf32 rz, rx, imm5
说明	如果条件位 C 为 0, 将 5 位立即数零扩展至 32 位, 用 RX 的值减去该 32 位值, 把结果存在 RZ; 否则, RZ 与 RX 的值不变。
影响标志位	无影响
限制	立即数的范围为 0-31。
异常	无

32 位指令	
操作	if C==0, then RZ \leftarrow RX - zero_extend(IMM5); else RZ \leftarrow RZ;
语法	decf32 rz, rx, imm5
说明	如果条件位 C 为 0, 将 5 位立即数零扩展至 32 位, 用 RX 的值减去该 32 位值, 把结果存在 RZ; 否则, RZ 与 RX 的值不变。
影响标志位	无影响
限制	立即数的范围为 0-31。
异常	无

32 位指令格式:

31	30	26	25	21	20	16	15	10	9	5	4	0
1	10001	RZ	RX	000011	00100	IMM5						

图 13.58: DECF

13.35 DECT——C 为 1 立即数减法指令

统一化指令	
语法	dect rz, rx, imm5
操作	if C==1, then RZ \leftarrow RX - zero_extend(IMM5); else RZ \leftarrow RZ;
编译结果	仅存在 32 位指令 dect32 rz, rx, imm5
说明	如果条件位 C 为 1, 将 5 位立即数零扩展至 32 位, 用 RX 的值减去该 32 位值, 把结果存在 RZ; 否则, RZ 与 RX 的值不变。
影响标志位	无影响
限制	立即数的范围为 0-31。
异常	无

32 位指令	
操作	if C==1, then RZ \leftarrow RX - zero_extend(IMM5); else RZ \leftarrow RZ;
语法	dect32 rz, rx, imm5
说明	如果条件位 C 为 1，将 5 位立即数零扩展至 32 位，用 RX 的值减去该 32 位值，把结果存在 RZ；否则，RZ 与 RX 的值不变。
影响标志位	无影响
限制	立即数的范围为 0-31。
异常	无

32 位指令格式：




图 13.59: DECT

13.36 DOZE——进入低功耗睡眠模式指令

统一化指令	
语法	doze
操作	进入低功耗睡眠模式
编译结果	仅存在 32 位指令 doze32
说明	此指令使处理器进入低功耗睡眠模式，并等待一个中断来退出这个模式。此时，CPU 时钟停止，相应的外围设备也被停止。
影响标志位	不影响
异常	特权违反异常

32 位指令	
操作	进入低功耗睡眠模式
语法	doze32
属性：	特权指令
说明	此指令使处理器进入低功耗睡眠模式，并等待一个中断来退出这个模式。此时，CPU 时钟停止，相应的外围设备也被停止。
影响标志位	不影响
异常	特权违反异常

32 位指令格式:

31	30	26	25	21	20	16	15	10	9	5	4	0
1	10000	00000	00000	010100	00001	00000						

图 13.60: DOZE

13.37 FFO——快速找 0 指令

统一化指令	
语法	ff0 rz, rx
操作	RZ ← find_first_0(RX);
编译结果	仅存在 32 位指令 ff0.32 rz, rx
说明	查找 RX 第一个为 0 的位，并把查找结果返回到 RZ。查找顺序是从 RX 的最高位扫描到最低位。如果 RX 的最高位 (RX[31]) 为 0，返回 RZ 的值为 0。如果在 RX 没有为 0 的位，返回 RZ 的值为 32。
影响标志位	无影响
异常	无

32 位指令	
操作	RZ ← find_first_0(RX);
语法	ff0.32 rz, rx
说明	查找 RX 第一个为 0 的位，并把查找结果返回到 RZ。查找顺序是从 RX 的最高位扫描到最低位。如果 RX 的最高位 (RX[31]) 为 0，返回 RZ 的值为 0。如果在 RX 没有为 0 的位，返回 RZ 的值为 32。
影响标志位	无影响
异常	无

指令格式:

31	30	26	25	21	20	16	15	10	9	5	4	0
1	10001	00000		RX	011111	00001						RZ

图 13.61: FFO

13.38 FF1——快速找 1 指令

统一化指令	
语法	ff1 rz, rx
操作	$RZ \leftarrow \text{find_first_1}(RX);$
编译结果	仅存在 32 位指令 ff1.32 rz, rx
说明	查找 RX 第一个为 1 的位，并把查找结果返回到 RZ。查找顺序是从 RX 的最高位扫描到最低位。如果 RX 的最高位 (RX[31]) 为 1，返回 RZ 的值为 0。如果在 RX 没有为 1 的位，返回 RZ 的值为 32。
影响标志位	无影响
异常	无

32 位指令	
操作	$RZ \leftarrow \text{find_first_1}(RX);$
语法	ff1.32 rz, rx
说明	查找 RX 第一个为 1 的位，并把查找结果返回到 RZ。查找顺序是从 RX 的最高位扫描到最低位。如果 RX 的最高位 (RX[31]) 为 1，返回 RZ 的值为 0。如果在 RX 没有为 1 的位，返回 RZ 的值为 32。
影响标志位	无影响
异常	无

指令格式：

31	30	26	25	21	20	16	15	10	9	5	4	0
1	10001	00000		RX		011111		00010				RZ

图 13.62: FF1

13.39 GRS——符号产生指令

统一化指令	
语法	grs rz, label grs rz, imm32
操作	$RZ \leftarrow PC + \text{sign_extend}(\text{offset} \ll 1);$
编译结果	仅存在 32 位指令。 grs32 rz, label grs32 rz, imm32
说明	产生符号的值, 该值由 label 所在位置, 或 32 位立即数 (IMM32) 确定。符号的值由当前程序 PC 加上左移 1 位的 18 位相对偏移量有符号扩展到 32 位后的值得到。符号的值的范围是 $\pm 256\text{KB}$ 地址空间。
影响标志位	无影响
异常	无

32 位指令	
操作	$RZ \leftarrow PC + \text{sign_extend}(\text{offset} \ll 1);$
语法	grs rz, label grs rz, imm32
说明	产生符号的值, 该值由 label 所在位置, 或 32 位立即数 (IMM32) 确定。符号的值由当前程序 PC 加上左移 1 位的 18 位相对偏移量有符号扩展到 32 位后的值得到。符号的值的范围是 $\pm 256\text{KB}$ 地址空间。
影响标志位	无影响
异常	无

指令格式:

31	30	26	25	21	20	18	17	0
1	10011	RZ	011	Offset				

图 13.63: GRS

13.40 IDLY——中断识别禁止指令

统一化指令	
语法	idly
操作	禁止中断识别 4 个指令
编译结果	仅存在 32 位指令 idly32
说明	idly 指令后 4 条指令禁止中断识别，这样就允许一个不可中断指令序列在多任务环境中被执行。
影响标志位	标志位 C 在 idly 指令执行后被清零。如果在 idly 指令执行以后的 4 个指令中发生异常（包括跟踪或断点异常），位 C 被置 1，中断指令序列就能被观测到。
限制	idly 指令后面的指令只能是单时钟周期的算术、逻辑指令，ld, st, 或分支指令。为了使一些潜在中断的影响达到最小，如果是其他的指令，就不能保证不会被中断。如果在 idly 后面的指令序列中有另一个 idly 指令，那么它也将被忽略。但是如果是 rte, rfi, doze, wait, stop 等指令，那么他们就会引起 idly 指令序列的中止。 idly 指令不允许在一个小于 8 条指令的循环中出现。
异常	无
备注：	如果 idly 计数器停在不为零的状态时，中断就会被屏蔽。如果在 idly 指令序列中发生一个断点异常或一个跟踪异常，那么位 C 会被置 1，这样序列将会出现操作失败。在异常处理过程中，使中断屏蔽无效，从而让计数器清零。 idly 的计数器在使用 H AD 调试端口进行调试过程中不会变化，一旦处理器从调试模式中释放到正常的操作，那么计数就会继续。

32 位指令	
操作	禁止中断识别 4 个指令 disable_int_in_following(4);
语法	idly32
说明	idly 指令后 4 条指令禁止中断识别，这样就允许一个不可中断指令序列在多任务环境中被执行。
影响标志位	标志位 C 在 idly 指令执行后被清零。如果在 idly 指令执行以后的 4 个指令中发生异常（包括跟踪或断点异常），位 C 被置 1，中断指令序列就能被观测到。
限制	idly 指令后面的指令只能是单时钟周期的算术、逻辑指令，ld, st, 或分支指令。为了使一些潜在中断的影响达到最小，如果是其他的指令，就不能保证不会被中断。如果在 idly 后面的指令序列中有另一个 idly 指令，那么它也将被忽略。但是如果是 rte, rfi, doze, wait, stop 等指令，那么他们就会引起 idly 指令序列的中止。 idly 指令不允许在一个小于 8 条指令的循环中出现。
异常	无
备注：	如果 idly 计数器停在不为零的状态时，中断就会被屏蔽。如果在 idly 指令序列中发生一个断点异常或一个跟踪异常，那么位 C 会被置 1，这样序列将会出现操作失败。在异常处理过程中，使中断屏蔽无效，从而让计数器清零。 idly 的计数器在使用 HAD 调试端口进行调试过程中不会变化，一旦处理器从调试模式中释放到正常的操作，那么计数就会继续。

32 位指令格式：




图 13.64: IDLY

13.41 INCF——C 为 0 立即数加法指令

统一化指令	
语法	incf rz, rx, imm5
操作	if C==0, then RZ \leftarrow RX + zero_extend(IMM5); else RZ \leftarrow RZ;
编译结果	仅存在 32 位指令 incf32 rz, rx, imm5
说明	如果条件位 C 为 0，将 5 位立即数零扩展至 32 位，用该 32 位值加 RX 的值，把结果存在 RZ；否则，RZ 与 RX 的值不变。
影响标志位	无影响
限制	立即数的范围为 0-31。
异常	无

32 位指令	
操作	if C==0, then RZ \leftarrow RX + zero_extend(IMM5); else RZ \leftarrow RZ;
语法	incf32 rz, rx, imm5
说明	如果条件位 C 为 0，将 5 位立即数零扩展至 32 位，用该 32 位值加 RX 的值，把结果存在 RZ；否则，RZ 与 RX 的值不变。
影响标志位	无影响
限制	立即数的范围为 0-31。
异常	无

32 位指令格式：

31	30	26	25	21	20	16	15	10	9	5	4	0
1	10001		RZ		RX		000011		00001		IMM5	

图 13.65: INCF

13.42 INCT——C 为 1 立即数加法指令

统一化指令	
语法	inct rz, rx, imm5
操作	if C==1, then RZ \leftarrow RX + zero_extend(IMM5); else RZ \leftarrow RZ;
编译结果	仅存在 32 位指令 inct32 rz, rx, imm5
说明	如果条件位 C 为 1，将 5 位立即数零扩展至 32 位，用该 32 位值加 RX 的值，把结果存在 RZ；否则，RZ 与 RX 的值不变。
影响标志位	无影响
限制	立即数的范围为 0-31。
异常	无

32 位指令	
操作	if C==1, then RZ \leftarrow RX + zero_extend(IMM5); else RZ \leftarrow RZ;
语法	inct32 rz, rx, imm5
说明	如果条件位 C 为 1，将 5 位立即数零扩展至 32 位，用该 32 位值加 RX 的值，把结果存在 RZ；否则，RZ 与 RX 的值不变。
影响标志位	无影响
限制	立即数的范围为 0-31。
异常	无

32 位指令格式：




图 13.66: INCT

13.43 IPOP——中断出栈指令

统一化指令	
操作说明:	从堆栈指针寄存器中载入中断的通用寄存器现场 {R0~R3, R12, R13}, 然后更新堆栈指针寄存器到堆栈存储器的顶端。采用堆栈指针寄存器直接寻址方式。 $\{R0\sim R3, R12, R13\} \leftarrow \text{MEM}[SP]\sim\text{MEM}[SP+20];$ $SP \leftarrow SP+24;$
编译结果	仅存在 16 位指令 ipop16
影响标志位:	无影响
异常:	访问错误异常、未对齐异常

16 位指令	
操作:	从堆栈指针寄存器中载入中断的通用寄存器现场 {R0~R3, R12, R13}, 然后更新堆栈指针寄存器到堆栈存储器的顶端; $\{R0\sim R3, R12, R13\} \leftarrow \text{MEM}[SP]\sim\text{MEM}[SP+20];$ $SP \leftarrow SP+24;$
语法:	ipop16
说明:	从堆栈指针寄存器中载入中断的通用寄存器现场 {R0~R3, R12, R13}, 然后更新堆栈指针寄存器到堆栈存储器的顶端。采用堆栈指针寄存器直接寻址方式。
影响标志位:	无影响
异常:	访问错误异常、未对齐异常

指令格式:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	1	0	1	0	0	0	1	1	0	0	0	1	1

图 13.67: IPOP

13.44 IPUSH——中断压栈指令

统一化指令	
语法	ipush
操作	将中断的通用寄存器现场 {R0~R3, R12, R13} 存储到堆栈存储器中， 然后更新堆栈指针寄存器到堆栈存储器的顶端； MEM[SP-4]~MEM[SP-24] ← {R13,R12,R3~R0}; SP←SP-24;
编译结果	仅存在 16 位指令 ipush;
说明：	将中断的通用寄存器现场 { R0~R3, R12, R13 } 保存到堆栈存储器中， 然后更新堆栈指针寄存器到堆栈存储器的顶端。采用堆栈指针寄存器 直接寻址方式。
影响标志位	无影响
异常：	访问错误异常、未对齐异常

16 位指令	
操作：	将中断的通用寄存器现场 {R0~R3, R12, R13} 存储到堆栈存储器中， 然后更新堆栈指针寄存器到堆栈存储器的顶端； MEM[SP-4]~MEM[SP-24] ← {R13,R12,R3~R0}; SP←SP-24;
语法：	ipush16
说明：	将中断的通用寄存器现场 { R0~R3, R12, R13 } 保存到堆栈存储器中， 然后更新堆栈指针寄存器到堆栈存储器的顶端。采用堆栈指针寄存器 直接寻址方式。
影响标志位：	无影响
异常：	访问错误异常、未对齐异常

指令格式：

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	1	0	1	0	0	0	1	1	0	0	0	1	0

图 13.68: IPUSH

13.45 IXH——索引半字指令

统一化指令	
语法	ixh rz, rx, ry
操作	$RZ \leftarrow RX + (RY \ll 1)$
编译结果	仅存在 32 位指令 ixh32 rz, rx, ry
说明	将 RY 的值左移一位后加上 RX 的值，并把结果存入 RZ。
影响标志位	无影响
异常	无

32 位指令	
操作	$RZ \leftarrow RX + (RY \ll 1)$
语法	ixh32 rz, rx, ry
说明	将 RY 的值左移一位后加上 RX 的值，并把结果存入 RZ。
影响标志位	无影响
异常	无

32 位指令格式：

31 30	26 25	21 20	16 15	10 9	5 4	0
1	10001	RY	RX	000010	00001	RZ

图 13.69: IXH

13.46 IXW——索引字指令

统一化指令	
语法	ixw rz, rx, ry
操作	$RZ \leftarrow RX + (RY \ll 2)$
编译结果	仅存在 32 位指令 ixw32 rz, rx, ry
说明	将 RY 的值左移两位后加上 RX 的值，并把结果存入 RZ。
影响标志位	无影响
异常	无

32 位指令	
操作	$RZ \leftarrow RX + (RY \ll 2)$
语法	ixw32 rz, rx, ry
说明	将 RY 的值左移两位后加上 RX 的值，并把结果存入 RZ。
影响标志位	无影响
异常	无

32 位指令格式：




图 13.70: IXW

13.47 JMP——寄存器跳转指令

统一化指令	
语法	jmp rx
操作	跳转到寄存器指定的位置 $PC \leftarrow RX \& 0xfffffffffe$
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (x<16), then jmp16 rx; else jmp32 rx;
说明	程序跳转到寄存器 RX 指定的位置，RX 的最低位被忽略。JMP 指令的跳转范围是全部 4GB 地址空间。
影响标志位	无影响
异常	无

16 位指令	
操作	跳转到寄存器指定的位置 $PC \leftarrow RX \& 0xfffffffffe$
语法	jmp16 rx
说明	程序跳转到寄存器 RX 指定的位置，RX 的最低位被忽略。JMP 指令的跳转范围是全部 4GB 地址空间。
影响标志位	无影响
异常	无

16 位指令格式:




图 13.71: JMP-1

32 位指令	
操作	跳转到寄存器指定的位置 $PC \leftarrow RX \& 0\text{ffffffe}$
语法	jmp32 rx
说明	程序跳转到寄存器 RX 指定的位置, RX 的最低位被忽略。JMP 指令的跳转范围是全部 4GB 地址空间。
影响标志位	无影响
异常	无

32 位指令格式:




图 13.72: JMP-2

13.48 JMPIX——寄存器索引跳转指令

统一化指令	
语法	jmpix rx, imm
操作	跳转到寄存器索引指定的位置 $PC \leftarrow SVBR + (RX \& 0\text{xff}) * IMM$
编译结果	仅存在 16 位指令。 jmpix16 rx, imm;

说明:	程序跳转到 $SVBR + RX[7:0] * IMM$ 的位置, IMM {16, 24, 32, 40}。RX 的高 24 位被忽略。
影响标志位:	无影响
异常:	无
注意:	该指令仅实现于支持二进制代码转译机制的 E802 处理器。

16 位指令	
操作:	跳转到寄存器索引指定的位置 $PC \leftarrow SVBR + (RX \& 0xff) * IMM$
语法:	jmpix16 rx, imm
说明:	程序跳转到 $SVBR + RX[7:0] * IMM$ 的位置, IMM {16, 24, 32, 40}。 RX 的高 24 位被忽略。
影响标志位:	无影响
异常:	无

指令格式:




图 13.73: JMPIX

IMM2 域——指定立即数的值。

注意：二进制编码的 IMM2 值与此跳转指令中 IMM 值的对应关系如下：

- 2' b00——乘 16
- 2' b01——乘 24
- 2' b10——乘 32
- 2' b11——乘 40

13.49 JSR——寄存器跳转到子程序指令

统一化指令	
语法	jsr rx
操作	链接并跳转到寄存器指定的子程序位置 $R15 \leftarrow PC + 4,$ $PC \leftarrow RX \& 0xffffffffe$
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (x<16), then jsr16 rx; else jsr32 rx;
说明	子程序寄存器跳转，将子程序的返回地址（下一条指令的 PC，即当前 PC+4）保存在链接寄存器 R15 中，程序跳转到寄存器 RX 的内容指定的子程序位置处执行，RX 的最低位被忽略。JSR 指令的跳转范围是全部 4GB 地址空间。
影响标志位	无影响
异常	无

16 位指令	
操作	链接并跳转到寄存器指定的子程序位置 $R15 \leftarrow PC + 4, PC \leftarrow RX \& 0xffffffffe$
语法	jsr16 rx
说明	子程序寄存器跳转，将子程序的返回地址（下一条指令的 PC，即当前 PC+4）保存在链接寄存器 R15 中，程序跳转到寄存器 RX 的内容指定的子程序位置处执行，RX 的最低位被忽略。JSR 指令的跳转范围是全部 4GB 地址空间。
影响标志位	无影响
异常	无

16 位指令格式：

15	14	10	9	6	5	2	1	0
0	11110	0000				RX		01

图 13.74: JSR-1

32 位指令	
操作	链接并跳转到寄存器指定的子程序位置 $R15 \leftarrow PC + 4, PC \leftarrow RX \& 0xffffffffe$
语法	jsr32 rx
说明	子程序寄存器跳转，将子程序的返回地址（下一条指令的 PC，即当前 PC+4）保存在链接寄存器 R15 中，程序跳转到寄存器 RX 的内容指定的子程序位置处执行，RX 的最低位被忽略。JSR 指令的跳转范围是全部 4GB 地址空间。
影响标志位	无影响
异常	无

32 位指令格式：

31	30	26	25	21	20	16	15	0
1	11010	00111			RX			0000000000000000

图 13.75: JSR-2

13.50 LD.B——无符号扩展字节加载指令

统一化指令	
语法	ld.b rz,(rx, disp)
操作	$RZ \leftarrow \text{zero_extend}(\text{MEM}[RX + \text{zero_extend}(\text{offset})])$
编译结果	根据偏移量和寄存器的范围编译为对应的 16 位或 32 位指令。 if (disp<32)and(x<7) and (z<7), then ld16.b rz, (rx, disp); else ld32.b rz, (rx, disp);
说明	从存储器加载的字节经零扩展到 32 位后存放于寄存器 RZ 中。采用寄存器加立即数偏移量的寻址方式。存储器的有效地址由基址寄存器 RX 加上 12 位相对偏移量无符号扩展到 32 位后的值得到。LD.B 指令可以寻址 +4KB 地址空间。 注意，偏移量 DISP 即二进制操作数 Offset。
影响标志位	无影响
异常	访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 读无效异常

16 位指令	
操作	从存储器加载字节到寄存器，无符号扩展 $RZ \leftarrow \text{zero_extend}(\text{MEM}[\text{RX} + \text{zero_extend}(\text{offset})])$
语法	ld16.b rz, (rx, disp)
说明	从存储器加载的字节经零扩展到 32 位后存放于寄存器 RZ 中。采用寄存器加立即数偏移量的寻址方式。存储器的有效地址由基址寄存器 RX 加上 5 位相对偏移量无符号扩展到 32 位后的值得到。LD16.B 指令可以寻址 +32B 的地址空间。 注意，偏移量 DISP 即二进制操作数 Offset。
影响标志位	无影响
限制	寄存器的范围为 r0-r7。
异常	访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 读无效异常

16 位指令格式：




图 13.76: LD.B-1

32 位指令	
操作	从存储器加载字节到寄存器，无符号扩展 $RZ \leftarrow \text{zero_extend}(\text{MEM}[\text{RX} + \text{zero_extend}(\text{offset})])$
语法	ld32.b rz, (rx, disp)
说明	从存储器加载的字节经零扩展到 32 位后存放于寄存器 RZ 中。采用寄存器加立即数偏移量的寻址方式。存储器的有效地址由基址寄存器 RX 加上 12 位相对偏移量无符号扩展到 32 位后的值得到。LD32.B 指令可以寻址 +4KB 地址空间。 注意，偏移量 DISP 即二进制操作数 Offset。
影响标志位	无影响
异常	访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 读无效异常

32 位指令格式：




图 13.77: LD.B-2

13.51 LD.BS——有符号扩展字节加载指令

统一化指令	
语法	ld.bs rz, (rx, disp)
操作	$RZ \leftarrow \text{sign_extend}(\text{MEM}[\text{RX} + \text{zero_extend}(\text{offset})])$
编译结果	仅存在 32 位指令。 ld32.bs rz, (rx, disp)
说明	从存储器加载的字节经有符号扩展到 32 位后存放于寄存器 RZ 中。采用寄存器加立即数偏移量的寻址方式。存储器的有效地址由基址寄存器 RX 加上 12 位相对偏移量无符号扩展到 32 位后的值得到。LD.BS 指令可以寻址 +4KB 地址空间。 注意，偏移量 DISP 即二进制操作数 Offset。
影响标志位	无影响
异常	访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 读无效异常

32 位指令	
操作	从存储器加载字节到寄存器，有符号扩展 $RZ \leftarrow \text{sign_extend}(\text{MEM}[\text{RX} + \text{zero_extend}(\text{offset})])$
语法	ld32.bs rz, (rx, disp)
说明	从存储器加载的字节经有符号扩展到 32 位后存放于寄存器 RZ 中。采用寄存器加立即数偏移量的寻址方式。存储器的有效地址由基址寄存器 RX 加上 12 位相对偏移量无符号扩展到 32 位后的值得到。LD32.BS 指令可以寻址 +4KB 地址空间。 注意，偏移量 DISP 即二进制操作数 Offset。
影响标志位	无影响
异常	访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 读无效异常

32 位指令格式：

31	30	26	25	21	20	16	15	12	11	0
1	10110	RZ		RX		0100		Offset		

图 13.78: LD.BS

13.52 LD.H——无符号扩展半字加载指令

统一化指令	
语法	ld.h rz, (rx, disp)
操作	$RZ \leftarrow \text{zero_extend}(\text{MEM}[\text{RX} + \text{zero_extend}(\text{offset} \ll 1)])$
编译结果	根据偏移量和寄存器的范围编译为对应的 16 位或 32 位指令。 if (disp<64)and(x<7) and (z<7), then ld16.h rz, (rx, disp); else ld32.h rz, (rx, disp);
说明	从存储器加载的半字经零扩展到 32 位后存放于寄存器 RZ 中。采用寄存器加立即数偏移量的寻址方式。存储器的有效地址由基址寄存器 RX 加上左移 1 位的 12 位相对偏移量无符号扩展到 32 位后的值得到。LD.H 指令可以寻址 +8KB 地址空间。 注意：偏移量 DISP 是二进制操作数 Offset 左移 1 位得到的。
影响标志位	无影响
异常	未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 读无效异常

16 位指令	
操作	从存储器加载半字到寄存器，无符号扩展 $RZ \leftarrow \text{zero_extend}(\text{MEM}[\text{RX} + \text{zero_extend}(\text{offset} \ll 1)])$
语法	ld16.h rz, (rx, disp)
说明	从存储器加载的半字经零扩展到 32 位后存放于寄存器 RZ 中。采用寄存器加立即数偏移量的寻址方式。存储器的有效地址由基址寄存器 RX 加上左移 1 位的 5 位相对偏移量无符号扩展到 32 位后的值得到。LD16.H 指令可以寻址 +64B 的地址空间。 注意，偏移量 DISP 是二进制操作数 Offset 左移 1 位得到的。
影响标志位	无影响
限制	寄存器的范围为 r0-r7。
异常	未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 读无效异常

16 位指令格式：




图 13.79: LD.H-1

32 位指令	
操作	从存储器加载半字到寄存器，无符号扩展 $RZ \leftarrow \text{zero_extend}(\text{MEM}[\text{RX} + \text{zero_extend}(\text{offset} \ll 1)])$
语法	ld32.h rz, (rx, disp)
说明	从存储器加载的半字经零扩展到 32 位后存放于寄存器 RZ 中。采用寄存器加立即数偏移量的寻址方式。存储器的有效地址由基址寄存器 RX 加上左移 1 位的 12 位相对偏移量无符号扩展到 32 位后的值得到。LD32.H 指令可以寻址 +8KB 地址空间。 注意，偏移量 DISP 是二进制操作数 Offset 左移 1 位得到的。
影响标志位	无影响
异常	未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 读无效异常

32 位指令格式：




图 13.80: LD.H-2

13.53 LD.HS——有符号扩展半字加载指令

统一化指令	
语法	ld.hs rz, (rx, disp)
操作	$RZ \leftarrow \text{sign_extend}(\text{MEM}[\text{RX} + \text{zero_extend}(\text{offset} \ll 1)])$
编译结果	仅存在 32 位指令。 ld32.hs rz, (rx, disp)
说明	从存储器加载的半字经有符号扩展到 32 位后存放于寄存器 RZ 中。采用寄存器加立即数偏移量的寻址方式。存储器的有效地址由基址寄存器 RX 加上左移 1 位的 12 位相对偏移量无符号扩展到 32 位后的值得到。LD.HS 指令可以寻址 +8KB 地址空间。 注意，偏移量 DISP 是二进制操作数 Offset 左移 1 位得到的。
影响标志位	无影响
异常	未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 读无效异常

32 位指令	
操作	从存储器加载半字到寄存器，有符号扩展 $RZ \leftarrow \text{sign_extend}(\text{MEM}[\text{RX} + \text{zero_extend}(\text{offset} \ll 1)])$
语法	ld32.hs rz, (rx, disp)
说明	从存储器加载的半字经有符号扩展到 32 位后存放于寄存器 RZ 中。采用寄存器加立即数偏移量的寻址方式。存储器的有效地址由基址寄存器 RX 加上左移 1 位的 12 位相对偏移量无符号扩展到 32 位后的值得到。LD32.HS 指令可以寻址 +8KB 地址空间。 注意，偏移量 DISP 是二进制操作数 Offset 左移 1 位得到的。
影响标志位	无影响
异常	未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 读无效异常

32 位指令格式：




图 13.81: LD.HS

13.54 LD.W——字加载指令

统一化指令	
语法	ld.w rz, (rx, disp)
操作	$RZ \leftarrow \text{MEM}[\text{RX} + \text{zero_extend}(\text{offset} \ll 2)]$
编译结果	根据偏移量和寄存器的范围编译为对应的 16 位或 32 位指令。 if (x=sp) and (z<7) and (disp < 1024), ld16.w rz, (sp, disp); else if (disp<128) and (x<7) and (z<7), ld16.w rz, (rx, disp); else ld32.w rz, (rx, disp);
说明	从存储器加载字到寄存器 RZ 中。采用寄存器加立即数偏移量的寻址方式。存储器的有效地址由基址寄存器 RX 加上左移两位的 12 位相对偏移量无符号扩展到 32 位后的值得到。LD.W 指令可以寻址 +16KB 地址空间。 注意，偏移量 DISP 是二进制操作数 Offset 左移两位得到的。
影响标志位	无影响
异常	未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 读无效异常

16 位指令	
操作	从存储器加载字到寄存器 $RZ \leftarrow \text{MEM}[RX + \text{sign_extend}(\text{offset} \ll 2)]$
语法	ld16.w rz, (rx, disp) ld16.w rz, (sp, disp)
说明	从存储器加载字到寄存器 RZ 中。采用寄存器加立即数偏移量的寻址方式。当 RX 为 SP 时，存储器的有效地址由基址寄存器 RX 加上左移 2 位的 8 位相对偏移量无符号扩展到 32 位后的值得到。当 rx 为其它寄存器时，存储器的有效地址由基址寄存器 RX 加上左移 2 位的 5 位相对偏移量无符号扩展到 32 位后的值得到。LD16.W 指令可以寻址 +1KB 的地址空间。 注意，偏移量 DISP 是二进制操作数 IMM5 左移两位得到的。当基址寄存器 RX 为 SP 时，偏移量 DISP 是二进制操作数 {IMM3, IMM5} 左移两位得到的。
影响标志位	无影响
限制	寄存器的范围为 r0-r7。
异常	未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 读无效异常。

16 位指令格式：

ld16.w rz, (rx, disp)




图 13.82: LD.W-1

ld16.w rz, (sp, disp)




图 13.83: LD.W-2

32 位指令	
操作	从存储器加载字到寄存器 $RZ \leftarrow \text{MEM}[RX + \text{zero_extend}(\text{offset} \ll 2)]$
语法	ld32.w rz, (rx, disp)
说明	从存储器加载字到寄存器 RZ 中。采用寄存器加立即数偏移量的寻址方式。存储器的有效地址由基址寄存器 RX 加上左移两位的 12 位相对偏移量无符号扩展到 32 位后的值得到。LD32.W 指令可以寻址 +16KB 地址空间。 注意，偏移量 DISP 是二进制操作数 Offset 左移两位得到的。
影响标志位	无影响
异常	未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 读无效异常

32 位指令格式：

31	30	26	25	21	20	16	15	12	11	0
1	10110	RZ	RX	0010	Offset					

图 13.84: LD.W-3

13.55 LDM——连续多字加载指令

统一化指令	
语法	ldm ry-rz, (rx)
操作	<p>从存储器加载连续的多个字到一片连续的寄存器堆中</p> <pre>dst ← Y; addr ← RX; for (n = 0; n ≤ (Z-Y); n++){ Rdst ← MEM[addr]; dst ← dst + 1; addr ← addr + 4; }</pre>
编译结果	<p>仅存在 32 位指令。</p> <pre>ldm32 ry-rz, (rx);</pre>
说明	<p>从存储器依次加载连续的多个字到寄存器 RY 开始的一片连续寄存器堆中，即将存储器指定地址开始的第一个字加载到寄存器 RY 中，第二个字加载到寄存器 RY+1 中，依次类推，最后一个字加载到寄存器 RZ 中。存储器的有效地址由基址寄存器 RX 的内容决定。</p>
影响标志位	无影响
限制	<p>RZ 应当大于等于 RY。</p> <p>RY-RZ 范围内不应该包含基址寄存器 RX，否则结果不可预测。</p>
异常	未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 读无效异常

32 位指令	
操作	从存储器加载连续的多个字到一片连续的寄存器堆中 $dst \leftarrow Y; addr \leftarrow RX;$ for ($n = 0; n \leq IMM5; n++$){ $Rdst \leftarrow MEM[addr];$ $dst \leftarrow dst + 1;$ $addr \leftarrow addr + 4;$ }
语法	ldm32 ry-rz, (rx)
说明	从存储器依次加载连续的多个字到寄存器 RY 开始的一片连续寄存器堆中，即将存储器指定地址开始的第一个字加载到寄存器 RY 中，第二个字加载到寄存器 RY+1 中，依次类推，最后一个字加载到寄存器 RZ 中。存储器的有效地址由基址寄存器 RX 的内容决定。
影响标志位	无影响
限制	RZ 应当大于等于 RY。 RY-RZ 范围内不应该包含基址寄存器 RX，否则结果不可预测。
异常	未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 读无效异常

32 位指令格式：




图 13.85: LDM

IMM5 域：

指定目标寄存器的个数， $IMM5 = Z - Y$ 。

00000：

1 个目的寄存器

00001：

2 个目的寄存器

.....

11111：

32 个目的寄存器

13.56 LDQ——连续四字加载指令

统一化指令	
语法	ldq r4-r7, (rx)
操作	<p>从存储器加载连续的四个字到寄存器 R4—R7 中</p> <pre> dst ← 4; addr ← RX; for (n = 0; n <= 3; n++){ Rdst ← MEM[addr]; dst ← dst + 1; addr ← addr + 4; } </pre>
编译结果	<p>仅存在 32 位指令。</p> <pre>ldq32 r4-r7, (rx);</pre>
说明	<p>从存储器依次加载连续的 4 个字到寄存器堆 [R4, R7]（包括边界）中，即将存储器指定地址开始的第一个字加载到寄存器 R4 中，第二个字加载到寄存器 R5 中，第三个字加载到寄存器 R6 中，第四个字加载到寄存器 R7 中。存储器的有效地址由基址寄存器 RX 的内容决定。注意，该指令是 ldm r4-r7, (rx) 的伪指令。</p>
影响标志位	无影响
限制	R4-R7 范围内不应该包含基址寄存器 RX，否则结果不可预测。
异常	未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 读无效异常

32 位指令	
操作	从存储器加载连续的四个字到寄存器 R4—R7 中 $dst \leftarrow 4; addr \leftarrow RX;$ for (n = 0; n <= 3; n++){ $Rdst \leftarrow MEM[addr];$ $dst \leftarrow dst + 1;$ $addr \leftarrow addr + 4;$ }
语法	ldq32 r4-r7, (rx)
说明	从存储器依次加载连续的 4 个字到寄存器堆 [R4, R7] (包括边界) 中, 即将存储器指定地址开始的第一个字加载到寄存器 R4 中, 第二个字加载到寄存器 R5 中, 第三个字加载到寄存器 R6 中, 第四个字加载到寄存器 R7 中。存储器的有效地址由基址寄存器 RX 的内容决定。 注意: 该指令是 ldm32 r4-r7, (rx) 的伪指令。
影响标志位	无影响
限制	R4-R7 范围内不应该包含基址寄存器 RX, 否则结果不可预测。
异常	未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 读无效异常

32 位指令格式:

31	30	26	25	21	20	16	15	10	9	5	4	0
1	10100	00100	RX	000111	00001	00011						

图 13.86: LDQ

13.57 LRW——存储器读入指令

统一化指令	
语法	lrw rz, label lrw rz, imm32
操作	从存储器加载字到寄存器 $RZ \leftarrow \text{zero_extend}(\text{MEM}[(PC + \text{zero_extend}(\text{offset} \ll 2)) \& 0\text{xffffffc}])$
编译结果	根据加载的范围编译为对应的 16 位或 32 位指令 if(offset<512B), then lrw16 label; lrw16 imm32; else lrw32 label; lrw32 imm32;
说明	加载 label 所在位置的字, 或 32 位立即数 (IMM32) 至目的寄存器 RZ。存储器地址根据 PC 加左移两位的相对偏移量, 并无符号扩展到 32 位后, 再经最低两位强制清零得到。LRW 指令的加载范围是全部 4GB 地址空间。
影响标志位	无影响
异常	访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 读无效异常

16 位指令	
操作	从存储器加载字到寄存器 $RZ \leftarrow \text{zero_extend}(\text{MEM}[(PC + \text{zero_extend}(\text{offset} \ll 2)) \& 0\text{xffffffc}])$
语法	lrw16 rz, label lrw16 rz, imm32
说明	加载 labe l 所在位置的字, 或 32 位立即数 (IMM32) 至目的寄存器 RZ。存储器地址根据 PC 加左移两位的 10 位相对偏移量, 并无符号扩展到 32 位后, 再经最低两位强制清零得到。LRW 指令的加载范围是全部 4GB 地址空间。 注意, 相对偏移量 Offset 等于二进制编码 {IMM2, IMM5}。
影响标志位	无影响
异常	访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 读无效异常

16 位指令格式:




图 13.87: LRW-1

32 位指令	
操作	从存储器加载字到寄存器 $RZ \leftarrow \text{zero_extend}(\text{MEM}[(\text{PC} + \text{zero_extend}(\text{offset} \ll 2)) \& 0\text{xffffffc}])$
语法	lrw32 rz, label lrw32 rz, imm32
说明	加载 label 所在位置的字，或 32 位立即数 (IMM32) 至目的寄存器 RZ。存储器地址根据 PC 加左移两位的 16 位相对偏移量，并无符号扩展到 32 位后，再经最低两位强制清零得到。LRW 指令的加载范围是全部 4GB 地址空间。
影响标志位	无影响
异常	访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 读无效异常

32 位指令格式:




图 13.88: LRW-2

13.58 LSL——逻辑左移指令

统一化指令		
语法	<code>lsl rz, rx</code>	<code>lsl rz, rx, ry</code>
操作	$RZ \leftarrow RZ \ll RX[5:0]$	$RZ \leftarrow RX \ll RY[5:0]$
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (x<16) and (z<16), then lsl16 rz, rx; else lsl32 rz, rz, rx;	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (x==z) and (y<16) and (z<16), then lsl16 rz, ry else lsl32 rz, rx, ry
说明	对于 <code>lsl rz, rx</code> ，将 RZ 的值进行逻辑左移（原值左移，右侧移入 0），结果存入 RZ，左移位数由 RX 低 6 位 (RX[5:0]) 的值确定；如果 RX[5:0] 的值大于 31，那么 RZ 将被清零； 对于 <code>lsl rz, rx, ry</code> ，将 RX 的值进行逻辑左移（原值左移，右侧移入 0），结果存入 RZ，左移位数由 RY 低 6 位 (RY[5:0]) 的值确定；如果 RY[5:0] 的值大于 31，那么 RZ 将被清零。	
影响标志位	无影响	
异常	无	

16 位指令	
操作	$RZ \leftarrow RZ \ll RX[5:0]$
语法	<code>lsl16 rz, rx</code>
说明	将 RZ 的值进行逻辑左移（原值左移，右侧移入 0），结果存入 RZ，左移位数由 RX 低 6 位 (RX[5:0]) 的值确定；如果 RX[5:0] 的值大于 31，那么 RZ 将被清零。
影响标志位	无影响
限制	寄存器的范围为 r0-r15。
异常	无

16 位指令格式：




图 13.89: LSL-1

32 位指令	
操作	$RZ \leftarrow RX \ll RY[5:0]$
语法	<code>lsl32 rz, rx, ry</code>
说明	将 RX 的值进行逻辑左移（原值左移，右侧移入 0），结果存入 RZ，左移位数由 RY 低 6 位（RY[5:0]）的值确定；如果 RY[5:0] 的值大于 31，那么 RZ 将被清零。
影响标志位	无影响
异常	无

32 位指令格式：




图 13.90: LSL-2

13.59 LSLC——立即数逻辑左移至 C 位指令

统一化指令	
语法	<code>lslc rz, rx, oimm5</code>
操作	$RZ \leftarrow RX \ll OIMM5, C \leftarrow RX[32 - OIMM5]$
编译结果	仅存在 32 位指令。 <code>lslc32 rz, rx, oimm5</code>
说明	将 RX 的值进行逻辑左移（原值左移，右侧移入 0），把移出最末位存入条件位 C，移位结果存入 RZ，左移位数由带偏置 1 的 5 位立即数（OIMM5）的值决定。如果 OIMM5 的值等于 32，那么条件位 C 为 RX 的最低位，RZ 被清零。
影响标志位	$C \leftarrow RX[32 - OIMM5]$
限制	立即数的范围为 1-32。
异常	无

32 位指令	
操作	$RZ \leftarrow RX \ll OIMM5, C \leftarrow RX[32 - OIMM5]$
语法	lslc32 rz, rx, oimm5
说明	将 RX 的值进行逻辑左移（原值左移，右侧移入 0），把移出最末位存入条件位 C，移位结果存入 RZ，左移位数由带偏置 1 的 5 位立即数（OIMM5）的值决定。如果 OIMM5 的值等于 32，那么条件位 C 为 RX 的最低位，RZ 被清零。 注意：二进制操作数 IMM5 等于 OIMM5 - 1。
影响标志位	$C \leftarrow RX[32 - OIMM5]$
限制	立即数的范围为 1-32。
异常	无

32 位指令格式：




图 13.91: LSLC

IMM5 域：

指定不带偏置立即数的值。

注意：移位的值 OIMM5 比起二进制操作数 IMM5 需偏置 1。

00000：

移 1 位

00001：

移 2 位

.....

11111：

移 32 位

13.60 LSLI——立即数逻辑左移指令

统一化指令	
语法	lsli rz, rx, imm5
操作	$RZ \leftarrow RX \ll IMM5$
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (x<8) and (z<8), then lsli16 rz, rx, imm5 else lsli32 rz, rx, imm5
说明	将 RX 的值进行逻辑左移（原值左移，右侧移入 0），结果存入 RZ，左移位数由 5 位立即数（IMM5）的值决定；如果 IMM5 的值等于 0，那么 RZ 的值将不变。
影响标志位	无影响
限制	立即数的范围为 0-31。
异常	无

16 位指令	
操作	$RZ \leftarrow RX \ll IMM5$
语法	lsli16 rz, rx, imm5
说明	将 RX 的值进行逻辑左移（原值左移，右侧移入 0），结果存入 RZ，左移位数由 5 位立即数（IMM5）的值决定；如果 IMM5 的值等于 0，那么 RZ 的值将不变。
影响标志位	无影响
限制	寄存器的范围为 r0-r7； 立即数的范围为 0-31。
异常	无

16 位指令格式：




图 13.92: LSLI-1

32 位指令	
操作	$RZ \leftarrow RX \ll IMM5$
语法	lsl32 rz, rx, imm5
说明	将 RX 的值进行逻辑左移（原值左移，右侧移入 0），结果存入 RZ，左移位数由 5 位立即数（IMM5）的值决定；如果 IMM5 的值等于 0，那么 RZ 的值将与 RX 相同。
影响标志位	无影响
限制	立即数的范围为 0-31。
异常	无

32 位指令格式：




图 13.93: LSLI-2

13.61 LSR——逻辑右移指令

统一化指令		
语法	lsl rz, rx	lsl rz, rx, ry
操作	$RZ \leftarrow RZ \gg RX[5:0]$	$RZ \leftarrow RX \gg RY[5:0]$
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (z<16) and (x<16), then lsl16 rz, rx ; else lsl32 rz, rz, rx;	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (x==z) and (z<16) and (y<16), then lsl16 rz, ry ; else lsl32 rz, rx, ry;
说明	对于 lsl rz, rx, 将 RZ 的值进行逻辑右移（原值右移，左侧移入 0），结果存入 RZ，右移位数由 RX 低 6 位（RX[5:0]）的值确定；如果 RX[5:0] 的值大于 31，那么 RZ 将被清零。 对于 lsl rz, rx, ry, 将 RX 的值进行逻辑右移（原值右移，左侧移入 0），结果存入 RZ，右移位数由 RY 低 6 位（RY[5:0]）的值确定；如果 RY[5:0] 的值大于 31，那么 RZ 将被清零。	
影响标志位	无影响	
异常	无	

16 位指令	
操作	$RZ \leftarrow RZ \gg RX[5:0]$
语法	lsl16 rz, rx
说明	将 RZ 的值进行逻辑右移（原值右移，左侧移入 0），结果存入 RZ，右移位数由 RX 低 6 位（RX[5:0]）的值确定；如果 RX[5:0] 的值大于 31，那么 RZ 将被清零。
影响标志位	无影响
限制	寄存器的范围为 r0-r15。
异常	无

16 位指令格式：




图 13.94: LSR-1

32 位指令	
操作	$RZ \leftarrow RX \gg RY[5:0]$
语法	lsl32 rz, rx, ry
说明	将 RX 的值进行逻辑右移（原值右移，左侧移入 0），结果存入 RZ，右移位数由 RY 低 6 位（RY[5:0]）的值确定；如果 RY[5:0] 的值大于 31，那么 RZ 将被清零。
影响标志位	无影响
异常	无

32 位指令格式：




图 13.95: LSR-2

13.62 LSRC——立即数逻辑右移至 C 位指令

统一化指令	
语法	lsrc rz, rx, oimm5
操作	$RZ \leftarrow RX \gg OIMM5$, $C \leftarrow RX[OIMM5 - 1]$
编译结果	仅存在 32 位指令。 lsrc32 rz, rx, oimm5
说明	将 RX 的值进行逻辑右移（原值右移，左侧移入 0），把移出最末位存入条件位 C，移位结果存入 RZ，右移位数由带偏置 1 的 5 位立即数（OIMM5）的值决定。如果 OIMM5 的值等于 32，那么条件位 C 为 RX 的最高位，RZ 被清零。
影响标志位	$C \leftarrow RX[OIMM5 - 1]$
限制	立即数的范围为 1-32。
异常	无

32 位指令	
操作	$RZ \leftarrow RX \gg OIMM5$, $C \leftarrow RX[OIMM5 - 1]$
语法	lsrc32 rz, rx, oimm5
说明	将 RX 的值进行逻辑右移（原值右移，左侧移入 0），把移出最末位存入条件位 C，移位结果存入 RZ，右移位数由带偏置 1 的 5 位立即数（OIMM5）的值决定。如果 OIMM5 的值等于 32，那么条件位 C 为 RX 的最高位，RZ 被清零。 注意：二进制操作数 IMM5 等于 OIMM5 - 1。
影响标志位	$C \leftarrow RX[OIMM5 - 1]$
限制	立即数的范围为 1-32。
异常	无

32 位指令格式：

31	30	26	25	21	20	16	15	10	9	5	4	0
1	1001	IMM5	RX	010011	00010	RZ						

图 13.96: LSRC

IMM5 域：

指定不带偏置立即数的值。

注意：移位的值 OIMM5 比起二进制操作数 IMM5 需偏置 1。

00000：

移 1 位

00001:

移 2 位

.....

11111:

移 32 位

13.63 LSRI——立即数逻辑右移指令

统一化指令	
语法	lsri rz, rx, imm5
操作	$RZ \leftarrow RX \gg IMM5$
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (x<8) and (z<8), then lsri16 rz, rx, imm5 else lsri32 rz, rx, imm5
说明	将 RX 的值进行逻辑右移（原值右移，左侧移入 0），结果存入 RZ，右移位数由 5 位立即数（IMM5）的值决定；如果 IMM5 的值等于 0，那么 RZ 的值不变或者将与 RX 相同。
影响标志位	无影响
限制	立即数的范围为 0-31。
异常	无

16 位指令	
操作	$RZ \leftarrow RX \gg IMM5$
语法	lsri16 rz, rx, imm5
说明	将 RX 的值进行逻辑右移（原值右移，左侧移入 0），结果存入 RZ，右移位数由 5 位立即数（IMM5）的值决定；如果 IMM5 的值等于 0，那么 RZ 的值将不变。
影响标志位	无影响
限制	寄存器的范围为 r0-r7；立即数的范围为 0-31。
异常	无

16 位指令格式：




图 13.97: LSRI-1

32 位指令	
操作	$RZ \leftarrow RX \gg IMM5$
语法	lsri32 rz, rx, imm5
说明	将 RX 的值进行逻辑右移（原值右移，左侧移入 0），结果存入 RZ，右移位数由 5 位立即数（IMM5）的值决定；如果 IMM5 的值等于 0，那么 RZ 的值将与 RX 相同。
影响标志位	无影响
限制	立即数的范围为 0-31。
异常	无

32 位指令格式：




图 13.98: LSRI-2

13.64 MFCR——控制寄存器读传送指令

统一化指令	
语法	mfer rz, cr<x, sel>
操作	将控制寄存器的内容传送到通用寄存器中 $RZ \leftarrow CR\langle X, sel \rangle$
编译结果	仅存在 32 位指令。 mfer32 rz, cr<x, sel>
属性：	特权指令
说明	将控制寄存器 CR<x, sel> 的内容传送到通用寄存器 RZ 中。
影响标志位	无影响
异常	特权违反异常

32 位指令	
操作	将控制寄存器的内容传送到通用寄存器中 $RZ \leftarrow CR\langle X, sel \rangle$
语法	<code>mfc32 rz, cr<x, sel></code>
属性:	特权指令
说明	将控制寄存器 <code>CR<x, sel></code> 的内容传送到通用寄存器 <code>RZ</code> 中。
影响标志位	无影响
异常	特权违反异常

32 位指令格式:




图 13.99: MFCR

13.65 MOV——数据传送指令

统一化指令	
语法	<code>mov rz, rx</code>
操作	$RZ \leftarrow RX$
编译结果	总是编译为 16 位指令。 <code>mov16 rz, rx</code>
说明	把 <code>RX</code> 中的值复制到目的寄存器 <code>RZ</code> 中。
影响标志位	无影响
异常	无

16 位指令	
操作	$RZ \leftarrow RX$
语法	<code>mov16 rz, rx</code>
说明	把 <code>RX</code> 中的值复制到目的寄存器 <code>RZ</code> 中。 注意, 该指令寄存器索引范围为 <code>r0-r31</code> 。
影响标志位	无影响
异常	无

16 位指令格式:




图 13.100: MOV-1

32 位指令	
操作	RZ ← RX
语法	mov32 rz, rx
说明	把 RX 中的值复制到目的寄存器 RZ 中。 注意，该指令是 lsl32 rz, rx, 0x0 的伪指令。
影响标志位	无影响
异常	无

32 位指令格式:




图 13.101: MOV-2

13.66 MOVF——C 为 0 数据传送指令

统一化指令	
语法	movf rz, rx
操作	if C==0, then RZ ← RX; else RZ ← RZ;
编译结果	仅存在 32 位指令。 movf32 rz, rx
说明	如果 C 为 0，把 RX 的值复制到目的寄存器 RZ 中；否则，RZ 的值不变。 注意，该指令是 incf rz, rx, 0x0 的伪指令。
影响标志位	无影响
异常	无

32 位指令	
操作	if C==0, then RZ ← RX; else RZ ← RZ;
语法	movf32 rz, rx
说明	如果 C 为 0，把 RX 的值复制到目的寄存器 RZ 中；否则，RZ 的值不变。 注意，该指令是 incf32 rz, rx, 0x0 的伪指令。
影响标志位	无影响
异常	无

32 位指令格式：




图 13.102: MOVF

13.67 MOVI——立即数数据传送指令

统一化指令	
语法	movi rz, imm
操作	RZ ← zero_extend(IMM);
编译结果	根据立即数和寄存器的范围编译为对应的 16 位或 32 位指令。 if (imm16<256) and (z<7), then movi16 rz, imm8; else movi32 rz, imm16;
说明	将 16 位立即数零扩展至 32 位，然后传送至目的 RZ。
影响标志位	无影响
限制	立即数的范围为 0x0-0xFFFF。
异常	无

16 位指令	
操作	$RZ \leftarrow \text{zero_extend}(\text{IMM8});$
语法	<code>movi16 rz, imm8</code>
说明	将 8 位立即数零扩展至 32 位，然后传送至目的 RZ。
影响标志位	无影响
限制	寄存器的范围为 r0-r7；立即数的范围为 0-255。
异常	无

16 位指令格式：




图 13.103: MOVI-1

32 位指令	
操作	$RZ \leftarrow \text{zero_extend}(\text{IMM16});$
语法	<code>movi32 rz, imm16</code>
说明	将 16 位立即数零扩展至 32 位，然后传送至目的 RZ。
影响标志位	无影响
限制	立即数的范围为 0x0-0xFFFF。
异常	无

32 位指令格式：




图 13.104: MOVI-2

13.68 MOVIH——立即数高位数据传送指令

统一化指令	
语法	movih rz, imm16
操作	$RZ \leftarrow \text{zero_extend}(\text{IMM16}) \ll 16$
编译结果	仅存在 32 位指令。 movih32 rz, imm16
说明	将 16 位立即数零扩展至 32 位，然后逻辑左移 16 位，传送结果至目的 RZ。 该指令可配合 ori rz, rz, imm16 指令产生任意 32 位立即数。
影响标志位	无影响
限制	立即数的范围为 0x0-0xFFFF。
异常	无

32 位指令	
操作	$RZ \leftarrow \text{zero_extend}(\text{IMM16}) \ll 16$
语法	movih32 rz, imm16
说明	将 16 位立即数零扩展至 32 位，然后逻辑左移 16 位，传送结果至目的 RZ。 该指令可配合 ori32 rz, rz, imm16 指令产生任意 32 位立即数。
影响标志位	无影响
限制	立即数的范围为 0x0-0xFFFF。
异常	无

32 位指令格式：

31	30	26	25	21	20	16	15	0
1	11010	10001		RZ		IMM16		

图 13.105: MOVIH

13.69 MOV_T——C 为 1 数据传送指令

统一化指令	
语法	movt rz, rx
操作	if C==1, then RZ ← RX; else RZ ← RZ;
编译结果	仅存在 32 位指令。 movt32 rz, rx
影响标志位	无影响
异常	无

32 位指令	
操作	if C==1, then RZ ← RX; else RZ ← RZ;
语法	movt32 rz, rx
说明	如果 C 为 1，把 RX 的值复制到目的寄存器 RZ 中；否则，RZ 的值不变。 注意，该指令是 inct32 rz, rx, 0x0 的伪指令。
影响标志位	无影响
异常	无

32 位指令格式：

31	30	26	25	21	20	16	15	10	9	5	4	0
1	10001		RZ		RX		000011		00010		00000	

图 13.106: MOV_T

13.70 MTCR——控制寄存器写传送指令

统一化指令	
语法	mtcr rx, cr<z, sel>
操作	将通用寄存器的内容传送到控制寄存器中 $CR<Z, sel> \leftarrow RX$
编译结果	仅存在 32 位指令。 mtcr32 rx, cr<z, sel>
属性:	特权指令
说明	将通用寄存器 RX 的内容传送到控制寄存器 CR<z, sel> 中。
影响标志位	如果目标控制寄存器不是 PSR, 则该指令不会影响标志位。
异常	特权违反异常

32 位指令	
操作	将通用寄存器的内容传送到控制寄存器中 $CR<Z, sel> \leftarrow RX$
语法	mtcr32 rx, cr<z, sel>
属性:	特权指令
说明	将通用寄存器 RX 的内容传送到控制寄存器 CR<z, sel> 中。
影响标志位	如果目标控制寄存器不是 PSR, 则该指令不会影响标志位。
异常	特权违反异常

32 位指令格式:

31	30	26	25	21	20	16	15	10	9	5	4	0
1	10000	SEL		RX		011001		00001		CRZ		

图 13.107: MTCR

13.71 MULT——乘法指令

统一化指令		
语法	mult rz, rx	mult rz, rx, ry
操作	两个数相乘，结果的低 32 位放入通用寄存器中 $RZ \leftarrow RX \times RZ;$	两个数相乘，结果的低 32 位放入通用寄存器中 $RZ \leftarrow RX \times RY;$
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (x<16) and (z<16), then mult16 rz, rx; else mult32 rz, rz, rx;	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (y==z) and (x<16)and (z<16), then mult16 rz, rx; else mult32 rz, rx, ry;
说明:	将两个源寄存器的内容相乘后结果的低 32 位存放到目的寄存器中，结果的高 32 位舍弃。不管源操作数被认为是有符号数还是无符号数，结果都相同。	
影响标志位	无影响	
异常:	无	

16 位指令	
操作:	两个数相乘，结果的低 32 位放入通用寄存器中 $RZ \leftarrow RX \times RZ;$
语法:	mult16 rz, rx
说明:	将通用寄存器 RX 和 RZ 的内容相乘后得到结果的低 32 位存放到通用寄存器 RZ 中，结果的高 32 位舍弃。不管源操作数被认为是有符号数还是无符号数，结果都相同。
影响标志位:	无影响
限制:	寄存器的范围为 r0-r15。
异常:	无

指令格式:

15	14	10	9	6	5	2	1	0
0	1111	RZ				RX		00

图 13.108: MULT-1

32 位指令	
操作:	两个数相乘，结果的低 32 位放入通用寄存器中 $RZ \leftarrow RX \times RY;$
语法:	mult32 rz, rx, ry
说明:	将通用寄存器 RX 和 RY 的内容相乘后结果的低 32 位存放到通用寄存器 RZ 中，结果的高 32 位舍弃。不管源操作数被认为是有符号数还是无符号数，结果都相同。
影响标志位:	无影响
异常:	无

指令格式:

31	30	26	25	21	20	16	15	10	9	5	4	0
1	10001	RY		RX		100001		00001		RZ		

图 13.109: MULT-2

13.72 MVC——C 位传送指令

统一化指令	
语法	mvc rz
操作	$RZ \leftarrow C$
编译结果	仅存在 32 位指令。 mvc32 rz;
说明	把条件位 C 传送到 RZ 的最低位，RZ 的其它位清零。
影响标志位	无影响
异常	无

32 位指令	
操作	$RZ \leftarrow C$
语法	mvc32 rz
说明	把条件位 C 传送到 RZ 的最低位，RZ 的其它位清零。
影响标志位	无影响
异常	无

32 位指令格式:




图 13.110: MVC

13.73 MVCV——C 位取反传送

统一化指令	
语法	mvcv rz
操作	RZ ← (!C)
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (z<16), then mvcv16 rz; else mvcv32 rz;
说明	把条件位 C 取反后传送到 RZ 的最低位，RZ 的其它位清零。
影响标志位	无影响
异常	无

16 位指令	
操作	RZ ← (!C)
语法	mvcv16 rz
说明	把条件位 C 取反后传送到 RZ 的最低位，RZ 的其它位清零。
影响标志位	无影响
限制	寄存器的范围为 r0-r15。
异常	无

16 位指令格式：




图 13.111: MVCV-1

32 位指令	
操作	RZ ← (!C)
语法	mvcv32 rz
说明	把条件位 C 取反后传送到 RZ 的最低位，RZ 的其它位清零。
影响标志位	无影响
异常	无

32 位指令格式：




图 13.112: MVCV-2

13.74 NIE——中断嵌套使能指令

统一化指令	
语法	nie
操作	将中断的控制寄存器现场 {EPSR, EPC} 存储到堆栈存储器中，然后更新堆栈指针寄存器到堆栈存储器的顶端，打开 PSR.IE 和 PSR.EE； MEM[SP-4] ← EPC； MEM[SP-8] ← EPSR； SP ← SP-8； PSR({EE,IE}) ← 1；
编译结果	仅存在 16 位指令 nie；
属性：	特权指令
说明：	将中断的控制寄存器现场 {EPSR, EPC} 保存到堆栈存储器中，然后更新堆栈指针寄存器到堆栈指针存储器的顶端，打开中断和异常使能位 PS R.IE 和 PSR.EE。采用堆栈指针寄存器直接寻址方式。
影响标志位	无影响
异常：	访问错误异常、未对齐异常、特权违反异常

16 位指令	
操作：	将中断的控制寄存器现场 {EPSR, EPC} 存储到堆栈存储器中，然后更新堆栈指针寄存器到堆栈存储器的顶端，打开 PSR.IE 和 PSR.EE； MEM[SP-4] ← EPC； MEM[SP-8] ← EPSR； SP ← SP-8； PSR({EE,IE}) ← 1；
语法：	nie16
属性：	特权指令
说明：	将中断的控制寄存器现场 {EPSR, EPC} 保存到堆栈存储器中，然后更新堆栈指针寄存器到堆栈指针存储器的顶端，打开中断和异常使能位 PS R.IE 和 PSR.EE。采用堆栈指针寄存器直接寻址方式。
影响标志位：	无影响
异常：	未对齐访问异常、未对齐访问异常、访问错误异常

指令格式：




图 13.113: NIE

13.75 NIR——中断嵌套返回指令

统一化指令	
语法	nir
操作	<p>从堆栈存储器中载入中断的控制寄存器现场到 {EPSR, EPC} 中，然后更新堆栈指针寄存器到堆栈存储器的顶端；并中断返回</p> <p>EPSR←MEM[SP]; EPC←MEM[SP+4]; SP←SP+8; PSR←EPSR; PC←EPC;</p>
编译结果	<p>仅存在 16 位指令</p> <p>nir;</p>
属性：	特权指令
说明：	<p>从堆栈存储器中载入中断的现场到 {EPSR, EPC} 中，然后更新堆栈指针寄存器到堆栈存储器的顶端；PC 值恢复为控制寄存器 EPC 中的值，PSR 值恢复为 EPSR 的值，指令执行从新的 PC 地址处开始。采用堆栈指针寄存器直接寻址方式。</p>
影响标志位	无影响
异常：	访问错误异常、未对齐异常、特权违反异常

16 位指令	
操作:	从堆栈存储器中载入中断的控制寄存器现场到 {EPSR, EPC} 中, 然后更新堆栈指针寄存器到堆栈存储器的顶端; 并中断返回 $EPSR \leftarrow MEM[SP];$ $EPC \leftarrow MEM[SP+4];$ $SP \leftarrow SP+8;$ $PSR \leftarrow EPSR;$ $PC \leftarrow EPC;$
语法:	nir16
属性:	特权指令
说明:	从堆栈存储器中载入中断的现场到 {EPSR, EPC} 中, 然后更新堆栈指针寄存器到堆栈存储器的顶端; PC 值恢复为控制寄存器 EPC 中的值, PSR 值恢复为 EPSR 的值, 指令执行从新的 PC 地址处开始。采用堆栈指针寄存器直接寻址方式。
影响标志位:	无影响
异常:	未对齐访问异常、未对齐访问异常、访问错误异常

指令格式:




图 13.114: NIR

13.76 NOR——按位或非指令

统一化指令		
语法	nor rz, rx	or rz, rx, ry
操作	$RZ \leftarrow !(RZ RX)$	$RZ \leftarrow !(RX RY)$
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (x<16) and (z<16), then nor16 rz, rx; else nor32 rz, rz, rx;	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (y==z) and (x<16) and (z<16), then nor16 rz, rx else nor32 rz, rx, ry
说明	将 RX 与 RY/RZ 的值按位或, 然后按位取非, 并把结果存在 RZ。	
影响标志位	无影响	
异常	无	

16 位指令	
操作	$RZ \leftarrow !(RZ \mid RX)$
语法	nor16 rz, rx
说明	将 RZ 与 RX 的值按位或，然后按位取非，并把结果存在 RZ。
影响标志位	无影响
限制	寄存器的范围为 r0-r15。
异常	无

16 位指令格式：




图 13.115: NOR-1

32 位指令	
操作	$RZ \leftarrow !(RX \mid RY)$
语法	nor32 rz, rx, ry
说明	将 RX 与 RY 的值按位或，然后按位取非，并把结果存在 RZ。
影响标志位	无影响
异常	无

32 位指令格式：




图 13.116: NOR-2

13.77 NOT——按位非指令

统一化指令		
语法	not rz	not rz, rx
操作	$RZ \leftarrow !(RZ)$	$RZ \leftarrow !(RX)$
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (z<16), then not16 rz; else not32 rz, rz;	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (x==z) and (z<16), then not16 rz; else not32 rz, rx;
说明	将 RZ/RX 的值按位取反，把结果存在 RZ。 注意，该指令是 nor rz, rz 和 nor rz, rx, rx 的伪指令。	
影响标志位	无影响	
异常	无	

16 位指令	
操作	$RZ \leftarrow !(RZ)$
语法	not16 rz
说明	将 RZ 的值按位取反，把结果存在 RZ。 注意，该指令是 nor16 rz, rz 的伪指令。
影响标志位	无影响
异常	无

16 位指令格式：

15	14	10	9	6	5	2	1	0
0	11011	RZ		RZ				10

图 13.117: NOT-1

32 位指令	
操作	$RZ \leftarrow !(RX)$
语法	not32 rz, rx
说明	将 RX 的值按位取反，把结果存在 RZ。 注意，该指令是 nor32 rz, rx, rx 的伪指令。
影响标志位	无影响
异常	无

32 位指令格式：




图 13.118: NOT-2

13.78 OR——按位或指令

统一化指令		
语法	or rz, rx	or rz, rx, ry
操作	$RZ \leftarrow RZ \mid RX$	$RZ \leftarrow RX \mid RY$
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (x<16) and (z<16), then or16 rz, rx ; else or32 rz, rz, rx;	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (y==z) and (x<16) and (z<16), then or16 rz, rx else or32 rz, rx, ry
说明	将 RX 与 RY/RZ 的值按位或，并把结果存在 RZ。	
影响标志位	无影响	
异常	无	

16 位指令	
操作	$RZ \leftarrow RZ \mid RX$
语法	or16 rz, rx
说明	将 RZ 与 RX 的值按位或，并把结果存在 RZ。
影响标志位	无影响
限制	寄存器的范围为 r0-r15。
异常	无

16 位指令格式：




图 13.119: OR-1

32 位指令	
操作	$RZ \leftarrow RX \mid RY$
语法	or rz, rx, ry
说明	将 RX 与 RY 的值按位或，并把结果存在 RZ。
影响标志位	无影响
异常	无

13.80 POP——出栈指令

统一化指令	
语法	pop reglist
操作	<p>从堆栈存储器加载连续的多个字到一片连续的寄存器堆中，然后更新堆栈寄存器到堆栈存储器的顶端，并子程序返回；</p> <pre> dst ← {reglist}; addr ← SP; foreach (reglist){ Rdst ← MEM[addr]; dst ← next {reglist}; addr ← addr + 4; } sp ← addr; PC ← R15 & 0xffffffe;</pre>
编译结果	<p>根据寄存器的范围编译为对应的 16 位或 32 位指令</p> <pre> if ({reglist}<16), then pop16 reglist; else pop32 reglist;</pre>
说明	<p>从堆栈存储器加载连续的多个字到一片连续的寄存器堆中，更新堆栈指针寄存器，然后实现子程序返回功能，即程序跳转到链接寄存器 R15 指定的位置，链接寄存器的最低位被忽略。采用堆栈寄存器直接寻址方式。</p>
影响标志位	无影响
异常	未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 写无效异常

16 位指令	
操作	<p>从堆栈存储器加载连续的多个字到一片连续的寄存器堆中，然后更新堆栈寄存器到堆栈存储器的顶端，并子程序返回。</p> <pre>dst ← {reglist}; addr ← SP; foreach (reglist){ Rdst ← MEM[addr]; dst ← next {reglist}; addr ← addr + 4; } sp ← addr; PC ← R15 & 0xffffffe;</pre>
语法	pop16 reglist
说明	从堆栈存储器加载连续的多个字到一片连续的寄存器堆中，更新堆栈指针寄存器，然后实现子程序返回功能，即程序跳转到链接寄存器 R15 指定的位置，链接寄存器的最低位被忽略。采用堆栈指针寄存器直接寻址方式。
影响标志位	无影响
限制	寄存器的范围为 r4 – r11, r15。
异常	未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 写无效异常

16 位指令格式：

15	14	10	9	8	7	6	5	4	3	0
0	00101	0	0	10	0	R15	LIST1			

图 13.122: POP-1

LIST1 域：

指定寄存器 r4-r11 是否在寄存器列表中。

0000：

r4-r11 不在寄存器列表中

0001：

r4 在寄存器列表中

0010：

r4-r5 在寄存器列表中

0011：

r4-r6 在寄存器列表中

.....

1000:

r4-r11 在寄存器列表中

R15 域:

指定寄存器 r15 是否在寄存器列表中。

0:

r15 不在寄存器列表中

1:

r15 在寄存器列表中

32 位指令	
操作	从堆栈存储器加载连续的多个字到一片连续的寄存器堆中 $dst \leftarrow \{reglist\}; addr \leftarrow SP;$ foreach (reglist){ $Rdst \leftarrow MEM[addr];$ $dst \leftarrow next \{reglist\};$ $addr \leftarrow addr + 4;$ } $sp \leftarrow addr;$ $PC \leftarrow R15 \& 0xffffffe;$
语法	pop32 reglist
说明	从堆栈存储器加载连续的多个字到一片连续的寄存器堆中，更新堆栈指针寄存器，然后实现子程序返回功能，即程序跳转到链接寄存器 R15 指定的位置，链接寄存器的最低位被忽略。采用堆栈指针寄存器直接寻址方式。
影响标志位	无影响
限制	寄存器的范围为 r4 - r11, r15, r16 - r17, r29。
异常	未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 写无效异常

32 位指令格式:




图 13.123: POP-2

LIST1 域:

指定寄存器 r4-r11 是否在寄存器列表中。

0000:

r4-r11 不在寄存器列表中

0001:

r4 在寄存器列表中

0010:

r4-r5 在寄存器列表中

0011:

r4-r6 在寄存器列表中

.....

1000:

r4-r11 在寄存器列表中

R15 域:

指定寄存器 r15 是否在寄存器列表中。

0:

r15 不在寄存器列表中

1:

r15 在寄存器列表中

LIST2 域:

指定寄存器 r16-r17 是否在寄存器列表中。

000:

r16-r19 不在寄存器列表中

001:

r16 在寄存器列表中

010:

r16-r17 在寄存器列表中

R28 域:

指定寄存器 r28 是否在寄存器列表中。

0:

r28 不在寄存器列表中

1:

r28 在寄存器列表中

13.81 PSRCLR——PSR 位清零指令

统一化指令	
语法	psrclr ee, ie, fe, af 或者操作数也可以为 ee、ie、fe、af 的任意组合。
操作	清除状态寄存器的某一位或几位。 $PSR(\{EE, IE, FE, AF\}) \leftarrow 0$
编译结果	仅存在 32 位指令。 psrclr32 ee, ie, fe, af
属性:	特权指令
说明	选中的 PSR 位被清零 (1 表示选中)。五位立即数 IMM5 用于编码要清除的控制位, 对应关系如下: 立即数 IMM5 各位: 对应的 PSR 控制位 Imm5[0]: AF Imm5[1]: FE Imm5[2]: IE Imm5[3]: EE Imm5[4]: 保留
影响标志位	无影响
异常	特权违反异常

32 位指令	
操作	清除状态寄存器的某一位或几位 $PSR(\{EE, IE, FE, AF\}) \leftarrow 0$
语法	psrclr32 ee, ie, fe, af 或者操作数也可以为 ee、ie、fe、af 的任意组合。
属性:	特权指令
说明	选中的 PSR 位被清零 (1 表示选中)。五位立即数 IMM5 用于编码要清除的控制位, 对应关系如下: 立即数 IMM5 各位: 对应的 PSR 控制位 Imm5[0]: AF Imm5[1]: FE Imm5[2]: IE Imm5[3]: EE Imm5[4]: 保留
影响标志位	无影响
异常	特权违反异常

32 位指令格式:




图 13.124: PSRCLR

13.82 PSRSET——PSR 位置位指令

统一化指令	
语法	psrset ee, ie, fe, af 或者操作数也可以为 ee、ie、fe、af 的任意组合。
操作	设置状态寄存器的某几位 $PSR(\{EE, IE, FE, AF\}) \leftarrow 1$
编译结果	仅存在 32 位指令。 psrset32 ee, ie, fe, af
属性:	特权指令
说明	选中的 PSR 位被置位 (1 表示选中)。五位立即数 IMM5 用于编码要清除的控制位, 对应关系如下: 立即数 IMM5 各位: 对应的 PSR 控制位 Imm5[0]: AF Imm5[1]: FE Imm5[2]: IE Imm5[3]: EE Imm5[4]: 保留
影响标志位	无影响
异常	特权违反异常

32 位指令	
操作	设置状态寄存器的某几位 $PSR(\{EE, IE, FE, AF\}) \leftarrow 1$
语法	psrset32 ee, ie, fe, af 或者操作数也可以为 ee、ie、fe、af 的任意组合。
属性:	特权指令
说明	选中的 PSR 位被置位 (1 表示选中)。五位立即数 IMM5 用于编码要清除的控制位, 对应关系如下: 立即数 IMM5 各位对应的 PSR 控制位 Imm5[0]: AF Imm5[1]: FE Imm5[2]: IE Imm5[3]: EE Imm5[4]: 保留
影响标志位	无影响
异常	特权违反异常

32 位指令格式:

31	30	26	25	21	20	16	15	10	9	5	4	0
1	10000	IMM5		00000		011101		00001		00000		

图 13.125: PSRSET

13.83 PUSH——压栈指令

统一化指令	
语法	push reglist
操作	<p>将寄存器列表中的字存储到堆栈存储器中，然后更新堆栈寄存器到堆栈存储器的顶端；</p> <pre>src ← {reglist}; addr ← SP; foreach (reglist){ MEM[addr] ← Rsrc; src ← next {reglist}; addr ← addr - 4; } sp ← addr;</pre>
编译结果	<p>根据寄存器的范围编译为对应的 16 位或 32 位指令</p> <pre>if ({reglist}<16), then push16 reglist; else push32 reglist;</pre>
说明	将寄存器列表中的字存储到堆栈存储器中，然后更新堆栈寄存器到堆栈存储器的顶端。采用堆栈寄存器直接寻址方式。
影响标志位	无影响
异常	未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 写无效异常

16 位指令	
操作	<p>将寄存器列表中的字存储到堆栈存储器中</p> <pre>src ← {reglist}; addr ← SP; foreach (reglist){ MEM[addr] ← Rsrc; src ← next {reglist}; addr ← addr - 4; } sp ← addr</pre>
语法	push16 reglist
说明	将寄存器列表中的字存储到堆栈存储器中，然后更新堆栈寄存器到堆栈存储器的顶端。采用堆栈寄存器直接寻址方式。
影响标志位	无影响
限制	寄存器的范围为 r4 - r11, r15。
异常	未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 写无效异常

16 位指令格式:

15	14	10	9	8	7	6	5	4	3	0
0	00101	0	0	11	0	R15	LIST1			

图 13.126: PUSH-1

LIST1 域:

指定寄存器 r4-r11 是否在寄存器列表中。

0000:

r4-r11 不在寄存器列表中

0001:

r4 在寄存器列表中

0010:

r4-r5 在寄存器列表中

0011:

r4-r6 在寄存器列表中

.....

1000:

r4-r11 在寄存器列表中

R15 域:

指定寄存器 r15 是否在寄存器列表中。

1:

r15 在寄存器列表中

32 位指令	
操作	从堆栈存储器加载连续的多个字到一片连续的寄存器堆中 $src \leftarrow \{reglist\}; addr \leftarrow SP;$ foreach (reglist){ $MEM[addr] \leftarrow Rsrc;$ $src \leftarrow next \{reglist\};$ $addr \leftarrow addr - 4;$ } $sp \leftarrow addr$
语法	push32 reglist
说明	将寄存器列表中的字存储到堆栈存储器中，然后更新堆栈寄存器到堆栈存储器的顶端。采用堆栈寄存器直接寻址方式。
影响标志位	无影响
限制	寄存器的范围为 r4 - r11, r15, r16 - r17, r29。
异常	未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 写无效异常

32 位指令格式：




图 13.127: PUSH-2

LIST1 域：

指定寄存器 r4-r11 是否在寄存器列表中。

0000：

r4-r11 不在寄存器列表中

0001：

r4 在寄存器列表中

0010：

r4-r5 在寄存器列表中

0011：

r4-r6 在寄存器列表中

.....

1000：

r4-r11 在寄存器列表中

R15 域:

指定寄存器 r15 是否在寄存器列表中。

0:

r15 不在寄存器列表中

1:

r15 在寄存器列表中

LIST2 域:

指定寄存器 r16-r17 是否在寄存器列表中。

000:

r16-r19 不在寄存器列表中

001:

r16 在寄存器列表中

010:

r16-r17 在寄存器列表中

R29 域:

指定寄存器 r29 是否在寄存器列表中。

0:

r29 不在寄存器列表中

1:

r29 在寄存器列表中

13.84 REVB——字节倒序指令

统一化指令	
语法	revb rz, rx
操作	$RZ[31:24] \leftarrow RX[7:0];$ $RZ[23:16] \leftarrow RX[15:8];$ $RZ[15:8] \leftarrow RX[23:16];$ $RZ[7:0] \leftarrow RX[31:24];$
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (x<16) and (z<16), then revb16 rz, rx; else revb32 rz, rx;
说明	把 RX 的值按字节取倒序，各字节内部的位顺序保持不变，结果存入 RZ。
影响标志位	无影响
异常	无

16 位指令	
操作	$RZ[31:24] \leftarrow RX[7:0];$ $RZ[23:16] \leftarrow RX[15:8];$ $RZ[15:8] \leftarrow RX[23:16];$ $RZ[7:0] \leftarrow RX[31:24];$
语法	revb16 rz, rx
说明	把 RX 的值按字节取倒序，各字节内部的位顺序保持不变，结果存入 RZ。
影响标志位	无影响
限制	寄存器的范围为 r0-r15。
异常	无

16 位指令格式：

15	14	10	9	6	5	2	1	0
0	11110	RZ	RX	10				

图 13.128: REVB-1

32 位指令	
操作	$RZ[31:24] \leftarrow RX[7:0];$ $RZ[23:16] \leftarrow RX[15:8];$ $RZ[15:8] \leftarrow RX[23:16];$ $RZ[7:0] \leftarrow RX[31:24];$
语法	revb32 rz, rx
说明	把 RX 的值按字节取倒序, 各字节内部的位顺序保持不变, 结果存入 RZ。
影响标志位	无影响
异常	无

32 位指令格式:

31	30	26	25	21	20	16	15	10	9	5	4	0
1	10001	00000		RX		011000		00100				RZ

图 13.129: REVB-2

13.85 REVH——半字字节倒序指令

统一化指令	
语法	revh rz, rx
操作	$RZ[31:24] \leftarrow RX[23:16];$ $RZ[23:16] \leftarrow RX[31:24];$ $RZ[15:8] \leftarrow RX[7:0];$ $RZ[7:0] \leftarrow RX[15:8];$
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (x<16) and (z<16), then revh16 rz, rx; else revh32 rz, rx;
说明	把 RX 的值在半字内按字节取倒序, 即分别交换高半字内的两个字节和低半字内的两个字节, 两个半字间的顺序和各字节内的位顺序保持不变, 结果存入 RZ。
影响标志位	无影响
异常	无

16 位指令	
操作	$RZ[31:24] \leftarrow RX[23:16];$ $RZ[23:16] \leftarrow RX[31:24];$ $RZ[15:8] \leftarrow RX[7:0];$ $RZ[7:0] \leftarrow RX[15:8];$
语法	revh16 rz, rx
说明	把 RX 的值在半字内按字节取倒序，即分别交换高半字内的两个字节和低半字内的两个字节，两个半字间的顺序和各字节内的位顺序保持不变，结果存入 RZ。
影响标志位	无影响
限制	寄存器的范围为 r0-r15。
异常	无

16 位指令格式：

15	14	10	9	6	5	2	1	0
0	11110	RZ	RX	11				

图 13.130: REVH-1

32 位指令	
操作	$RZ[31:24] \leftarrow RX[23:16];$ $RZ[23:16] \leftarrow RX[31:24];$ $RZ[15:8] \leftarrow RX[7:0];$ $RZ[7:0] \leftarrow RX[15:8];$
语法	revh32 rz, rx
说明	把 RX 的值在半字内按字节取倒序，即分别交换高半字内的两个字节和低半字内的两个字节，两个半字间的顺序和各字节内的位顺序保持不变，结果存入 RZ。
影响标志位	无影响
异常	无

32 位指令格式：

31	30	26	25	21	20	16	15	10	9	5	4	0
1	10001	00000	RX	011000	01000	RZ						

图 13.131: REVH-2

13.86 ROTL——循环左移指令

统一化指令		
语法	rotl rz, rx	rotl rz, rx, ry
操作	$RZ \leftarrow RZ \lllll RX[5:0]$	$RZ \leftarrow RX \lllll RY[5:0]$
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (x<16) and (z<16), then rotl16 rz, rx ; else rotl32 rz, rz, rx;	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (x==z) and (y<16) and (z<16), then rotl16 rz, ry else rotl32 rz, rx, ry
说明	对于 rotl rz, rx, 将 RZ 的值进行循环左移 (原值左移, 右侧移入左侧移出的位), 结果存入 RZ, 左移位数由 RX 低 6 位 (RX[5:0]) 的值决定; 如果 RX[5:0] 的值大于 31, 那么 RZ 将被清零。 对于 rotl rz, rx, ry, 将 RX 的值进行循环左移 (原值左移, 右侧移入左侧移出的位), 结果存入 RZ, 左移位数由 RY 低 6 位 (RY[5:0]) 的值决定; 如果 RY[5:0] 的值大于 31, 那么 RZ 将被清零。	
影响标志位	无影响	
异常	无	

16 位指令	
操作	$RZ \leftarrow RZ \lllll RX[5:0]$
语法	rotl16 rz, rx
说明	将 RZ 的值进行循环左移 (原值左移, 右侧移入左侧移出的位), 结果存入 RZ, 左移位数由 RX 低 6 位 (RX[5:0]) 的值决定; 如果 RX[5:0] 的值大于 31, 那么 RZ 将被清零。
影响标志位	无影响
限制	寄存器的范围为 r0-r15。
异常	无

16 位指令格式:

15	14	10	9	6	5	2	1	0
0	11100	RZ	RX	11				

图 13.132: ROTL-1

32 位指令	
操作	$RZ \leftarrow RX \llll RY[5:0]$
语法	rotl32 rz, rx, ry
说明	将 RX 的值进行循环左移（原值左移，右侧移入左侧移出的位），结果存入 RZ，左移位数由 RY 低 6 位（RY[5:0]）的值决定；如果 RY[5:0] 的值大于 31，那么 RZ 将被清零。
影响标志位	无影响
异常	无

32 位指令格式：

31	30	26	25	21	20	16	15	10	9	5	4	0
1	10001	RY	RX	010000	01000	RZ						

图 13.133: ROTL-2

13.87 ROTLI——立即数循环左移指令

统一化指令	
语法	rotli rz, rx, imm5
操作	$RZ \leftarrow RX \llll IMM5$
编译结果	rotli32 rz, rx, imm5;
说明	将 RX 的值进行循环左移（原值左移，右侧移入左侧移出的位），结果存入 RZ，左移位数由 5 位立即数（IMM5）的值决定；如果 IMM5 的值等于 0，那么 RZ 的值将与 RX 相同。
影响标志位	无影响
限制	立即数的范围为 0-31。
异常	无

32 位指令	
操作	$RZ \leftarrow RX \llll IMM5$
语法	rotli32 rz, rx, imm5
说明	将 RX 的值进行循环左移（原值左移，右侧移入左侧移出的位），结果存入 RZ，左移位数由 5 位立即数（IMM5）的值决定；如果 IMM5 的值等于 0，那么 RZ 的值将与 RX 相同。
影响标志位	无影响
限制	立即数的范围为 0-31。
异常	无

32 位指令格式:

31	30	26	25	21	20	16	15	10	9	5	4	0
1	10001	IMM5			RX		010010		01000		RZ	

图 13.134: ROTLI

13.88 RSUB——反向减法指令

统一化指令	
语法	rsub rz, rx, ry
操作	$RZ \leftarrow RY - RX$
编译结果	仅存在 32 位指令。 rsub32 rz, rx, ry
说明	将 RY 的值减去 RX 值，并把结果存在 RZ 中。 注意，该指令是 subu rz, ry, rx 的伪指令。
影响标志位	无影响
异常	无

32 位指令	
操作	$RZ \leftarrow RY - RX$
语法	rsub32 rz, rx, ry
说明	将 RY 的值减去 RX 值，并把结果存在 RZ 中。 注意，该指令是 subu32 rz, ry, rx 的伪指令。
影响标志位	无影响
异常	无

32 位指令格式:

31	30	26	25	21	20	16	15	10	9	5	4	0
1	10001	RX			RY		000000		00100		RZ	

图 13.135: RSUB

13.89 RTS——子程序返回指令

统一化指令	
语法	rts
操作	程序跳转到链接寄存器指定的位置 $PC \leftarrow R15 \& 0\text{xffffffe}$
编译结果	总是编译为 16 位指令。 rts16
说明	程序跳转到链接寄存器 R15 指定的位置，链接寄存器的最低位被忽略。RTS16 指令的跳转范围是全部 4GB 地址空间。 该指令用于实现子程序返回功能。 注意，该指令是 jmp r15 的伪指令。
影响标志位	无影响
异常	无

16 位指令	
操作	程序跳转到链接寄存器指定的位置 $PC \leftarrow R15 \& 0\text{xffffffe}$
语法	rts16
说明	程序跳转到链接寄存器 R15 指定的位置，链接寄存器的最低位被忽略。RTS16 指令的跳转范围是全部 4GB 地址空间。 该指令用于实现子程序返回功能。 注意，该指令是 jmp16 r15 的伪指令。
影响标志位	无影响
异常	无

16 位指令格式：




图 13.136: RTS-1

32 位指令	
操作	程序跳转到链接寄存器指定的位置 $PC \leftarrow R15 \& 0xffffffe$
语法	rts32
说明	程序跳转到链接寄存器 R15 指定的位置，链接寄存器的最低位被忽略。RTS 指令的跳转范围是全部 4GB 地址空间。 该指令用于实现子程序返回功能。 注意，该指令是 jmp32 r15 的伪指令。
影响标志位	无影响
异常	无

32 位指令格式：

31	30	26	25	21	20	16	15	0
1	11010	00110	01111	0000000000000000				

图 13.137: RTS-2

13.90 RTE——异常和普通中断返回指令

统一化指令	
语法	rte
操作	异常和普通中断返回 $PC \leftarrow EPC, PSR \leftarrow EPSR$
编译结果	仅存在 32 位指令。 rte32
属性：	特权指令
说明	PC 值恢复为保存在控制寄存器 EPC 中的值，PSR 值恢复为保存在 EPSR 的值，指令执行从新的 PC 地址处开始。
影响标志位	无影响
异常	特权违反异常

32 位指令	
操作	异常和普通中断返回 $PC \leftarrow EPC, PSR \leftarrow EPSR$
语法	rte32
属性:	特权指令
说明	PC 值恢复为保存在控制寄存器 EPC 中的值, PSR 值恢复为保存在 EPSR 的值, 指令执行从新的 PC 地址处开始。
影响标志位	无影响
异常	特权违反异常

32 位指令格式:




图 13.138: RTE

13.91 SEXTB——字节提取并有符号扩展指令

统一化指令	
语法	sextb rz, rx
操作	$RZ \leftarrow \text{sign_extend}(RX[7:0]);$
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (z<16) and (x<16), then sextb16 rz, rx; else sextb32 rz, rx;
说明	将 RX 的低字节 (RX[7:0]) 符号扩展至 32 位, 结果存在 RZ 中。
影响标志位	无影响
异常	无

16 位指令	
操作	$RZ \leftarrow \text{sign_extend}(RX[7:0]);$
语法	sextb16 rz, rx
说明	将 RX 的低字节 (RX[7:0]) 符号扩展至 32 位, 结果存在 RZ 中。
影响标志位	无影响
限制	寄存器的范围为 r0-r15。
异常	无

16 位指令格式:

15 14	10 9	6 5	2 1 0
0	11101	RZ	RX 10

图 13.139: SEXTB-1

32 位指令	
操作	$RZ \leftarrow \text{sign_extend}(RX[7:0]);$
语法	sextb32 rz, rx
说明	将 RX 的低字节 (RX[7:0]) 符号扩展至 32 位, 结果存在 RZ 中。 注意, 该指令是 sext32 rz, rx, 0x7, 0x0 的伪指令。
影响标志位	无影响
异常	无

32 位指令格式:

31 30	26 25	21 20	16 15	10 9	5 4	0
1	10001	00000	RX	010110	00111	RZ

图 13.140: SEXTB-2

13.92 SEXTH——半字提取并有符号扩展指令

统一化指令	
语法	sexth rz, rx
操作	$RZ \leftarrow \text{sign_extend}(RX[15:0]);$
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (z<16) and (x<16), then sexth16 rz, rx; else sexth32 rz, rx;
说明	将 RX 的低半字 (RX[15:0]) 符号扩展至 32 位, 结果存在 RZ 中。
影响标志位	无影响
异常	无

16 位指令	
操作	$RZ \leftarrow \text{sign_extend}(RX[15:0]);$
语法	sexth16 rz, rx
说明	将 RX 的低半字 (RX[15:0]) 符号扩展至 32 位, 结果存在 RZ 中。
影响标志位	无影响
限制	寄存器的范围为 r0-r15。
异常	无

16 位指令格式:




图 13.141: SEXTH-1

32 位指令	
操作	$RZ \leftarrow \text{sign_extend}(RX[15:0]);$
语法	sexth32 rz, rx
说明	将 RX 的低半字 (RX[15:0]) 符号扩展至 32 位, 结果存在 RZ 中。 注意, 该指令是 sext32 rz, rx, 0x15, 0x0 的伪指令。
影响标志位	无影响
异常	无

32 位指令格式:




图 13.142: SEXTH-2

13.93 ST.B——字节存储指令

统一化指令	
语法	st.b rz, (rx, disp)
操作	将寄存器中的最低字节存储到存储器中 $MEM[RX + \text{zero_extend}(\text{offset})] \leftarrow RZ[7:0]$
编译结果	根据偏移量和寄存器的范围编译为对应的 16 位或 32 位指令。 if (disp<32) and (x<7) and (z<7), then st16.b rz, (rx, disp) ; else st32.b rz, (rx, disp) ;
说明	将寄存器 RZ 中的最低字节存储到存储器中。采用寄存器加无符号立即数偏移量的寻址方式。存储器的有效地址由基址寄存器 RX 加上 12 位相对偏移量无符号扩展到 32 位后的值得到。ST.B 指令可以寻址 +4KB 地址空间。 注意, 偏移量 DISP 即二进制操作数 Offset。
影响标志位	无影响
异常	访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 写无效异常

16 位指令	
操作	将寄存器中的最低字节存储到存储器中 $MEM[RX + \text{zero_extend}(\text{offset})] \leftarrow RZ[7:0]$
语法	st16.b rz, (rx, disp)
说明	将寄存器 RZ 中的最低字节存储到存储器中。采用寄存器加无符号立即数偏移量的寻址方式。存储器的有效地址由基址寄存器 RX 加上 5 位相对偏移量无符号扩展到 32 位后的值得到。ST16.B 指令可以寻址 +32B 的空间。 注意，偏移量 DISP 即二进制操作数 Offset。
影响标志位	无影响
限制	寄存器的范围为 r0-r7。
异常	访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 读无效异常

16 位指令格式：




图 13.143: ST.B-1

32 位指令	
操作	将寄存器中的最低字节存储到存储器中 $MEM[RX + \text{zero_extend}(\text{offset})] \leftarrow RZ[7:0]$
语法	st32.b rz, (rx, disp)
说明	将寄存器 RZ 中的最低字节存储到存储器中。采用寄存器加无符号立即数偏移量的寻址方式。存储器的有效地址由基址寄存器 RX 加上 12 位相对偏移量无符号扩展到 32 位后的值得到。ST32.B 指令可以寻址 +4KB 地址空间。 注意，偏移量 DISP 即二进制操作数 Offset。
影响标志位	无影响
异常	访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 写无效异常

32 位指令格式：




图 13.144: ST.B-2

13.94 ST.H——半字存储指令

统一化指令	
语法	st.h rz, (rx, disp)
操作	将寄存器中的最低字节存储到存储器中 MEM[RX + zero_extend(offset << 1)] ← RZ[15:0]
编译结果	根据偏移量和寄存器的范围编译为对应的 16 位或 32 位指令。 if (disp < 64) and (x < 7) and (z < 7), then st16.h rz, (rx, disp); else st32.h rz, (rx, disp);
说明	将寄存器 RZ 中的低半字存储到存储器中。采用寄存器加无符号立即数偏移量的寻址方式。存储器的有效地址由基址寄存器 RX 加上左移 1 位的 12 位相对偏移量无符号扩展到 32 位后的值得到。ST.H 指令可以寻址 +8KB 地址空间。
影响标志位	无影响
异常	未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 写无效异常

16 位指令	
操作	将寄存器中的低半字存储到存储器中 MEM[RX + zero_extend(offset << 1)] ← RZ[15:0]
语法	st16.h rz, (rx, disp)
说明	将寄存器 RZ 中的低半字存储到存储器中。采用寄存器加无符号立即数偏移量的寻址方式。存储器的有效地址由基址寄存器 RX 加上左移 1 位的 5 位相对偏移量无符号扩展到 32 位后的值得到。ST16.H 指令可以寻址 +64B 的空间。 注意，偏移量 DISP 是二进制操作数 Offset 左移 1 位得到的。
影响标志位	无影响
限制	寄存器的范围为 r0-r7。
异常	未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 读无效异常

16 位指令格式:




图 13.145: ST.H-1

32 位指令	
操作	将寄存器中的低半字存储到存储器中 MEM[RX + zero_extend(offset << 1)] ← RZ[15:0]
语法	st32.h rz, (rx, disp)
说明	将寄存器 RZ 中的低半字存储到存储器中。采用寄存器加无符号立即数偏移量的寻址方式。存储器的有效地址由基址寄存器 RX 加上左移 1 位的 12 位相对偏移量无符号扩展到 32 位后的值得到。ST32.H 指令可以寻址 +8KB 地址空间。 注意，偏移量 DISP 是二进制操作数 Offset 左移 1 位得到的。
影响标志位	无影响
异常	未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 写无效异常

32 位指令格式:




图 13.146: ST.H-2

13.95 ST.W——字存储指令

统一化指令	
语法	st.w rz, (rx, disp)
操作	将寄存器中的字存储到存储器中 MEM[RX + zero_extend(offset << 2)] ← RZ[31:0]
编译结果	根据偏移量和寄存器的范围编译为对应的 16 位或 32 位指令。 if (x=sp) and (z<7) and (disp < 1024), st16.w rz, (sp, disp) ; else if (disp<128) and (x<7) and (z<7), st16.w rz, (rx, disp) ; else st32.w rz, (rx, disp) ;
说明	将寄存器 RZ 中的字存储到存储器中。采用寄存器加无符号立即数偏移量的寻址方式。存储器的有效地址由基址寄存器 RX 加上左移两位的 12 位相对偏移量无符号扩展到 32 位后的值得到。ST.W 指令可以寻址 +16KB 地址空间。
影响标志位	无影响
异常	未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 写无效异常

16 位指令	
操作	将寄存器中的字存储到存储器中 MEM[RX + zero_extend(offset << 2)] ← RZ[31:0]
语法	st16.w rz, (rx, disp) st16.w rz, (sp, disp)
说明	将寄存器 RZ 中的字存储到存储器中。采用寄存器加无符号立即数偏移量的寻址方式。当 rx= sp 时，存储器的有效地址由基址寄存器 RX 加上左移两位的 8 位相对偏移量无符号扩展到 32 位后的值得到。当 rx 为其它寄存器时，存储器的有效地址由基址寄存器 RX 加上左移两位的 5 位相对偏移量无符号扩展到 32 位后的值得到。ST16.W 指令可以寻址 +1KB 的空间。 注意，偏移量 DISP 是二进制操作数 IMM5 左移两位得到的。当基址寄存器 RX 为 SP 时，偏移量 DISP 是二进制操作数 {IMM3, IMM5} 左移两位得到的。
影响标志位	无影响
限制	寄存器的范围为 r0-r7。
异常	未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 读无效异常

16 位指令格式:

st16.w rz, (rx, disp)




图 13.147: ST.W-1

st16.w rz, (sp, disp)




图 13.148: ST.W-2

32 位指令	
操作	将寄存器中的字存储到存储器中 MEM[RX + zero_extend(offset << 2)] ← RZ[31:0]
语法	st32.w rz, (rx, disp)
说明	将寄存器 RZ 中的字存储到存储器中。采用寄存器加无符号立即数偏移量的寻址方式。存储器的有效地址由基址寄存器 RX 加上左移两位的 12 位相对偏移量无符号扩展到 32 位后的值得到。ST32.W 指令可以寻址 +16KB 地址空间。 注意，偏移量 DISP 是二进制操作数 Offset 左移两位得到的。
影响标志位	无影响
异常	未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 写无效异常

32 位指令格式:




图 13.149: ST.W-3

13.96 STM——连续多字存储指令

统一化指令	
语法	stm ry-rz, (rx)
操作	<p>将一片连续的寄存器堆中内容依次存储到一片连续的存储器地址上。</p> <pre> src ← Y; addr ← RX; for (n = 0; n <=(Z-Y); n++){ MEM[addr] ← Rsrc; src ← src + 1; addr ← addr + 4; } </pre>
编译结果	<p>仅存在 32 位指令。</p> <p>stm32 ry-rz, (rx)</p>
说明	<p>将从 RY 开始的一片连续的寄存器堆中的内容依次存储到一片连续的存储器地址上，即将寄存器 RY 的内容存到存储器指定地址开始的第一个字的地址上，寄存器 RY+1 的内容存到存储器指定地址开始的第二个字的地址上，依次类推，将寄存器 RZ 的内容存到存储器指定地址开始的最后一个字的地址上。存储器的有效地址由基址寄存器 RX 的内容决定。</p>
影响标志位	无影响
限制	RZ 应当大于等于 RY。
异常	未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 写无效异常

32 位指令	
操作	将一片连续的寄存器堆中内容依次存储到一片连续的存储器地址上。 $src \leftarrow Y; addr \leftarrow RX;$ for ($n = 0; n \leq IMM5; n++$){ $MEM[addr] \leftarrow Rsrc;$ $src \leftarrow src + 1;$ $addr \leftarrow addr + 4;$ }
语法	stm32 ry-rz, (rx)
说明	将从 RY 开始的一片连续的寄存器堆中的内容依次存储到一片连续的存储器地址上，即将寄存器 RY 的内容存到存储器指定地址开始的第一个字的地址上，寄存器 RY+1 的内容存到存储器指定地址开始的第二个字的地址上，依次类推，将寄存器 RZ 的内容存到存储器指定地址开始的最后一个字的地址上。存储器的有效地址由基址寄存器 RX 的内容决定。
影响标志位	无影响
限制	RZ 应当大于等于 RY。
异常	未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 写无效异常

32 位指令格式：




图 13.150: STM

IMM5 域：

指定目标寄存器的个数， $IMM5 = Z - Y$ 。

00000：

1 个目的寄存器

00001：

2 个目的寄存器

.....

11111：

32 个目的寄存器

13.97 STOP——进入低功耗暂停模式指令

统一化指令	
语法	stop
操作	进入低功耗暂停模式
编译结果	仅存在 32 位指令。 stop32
说明	此指令使处理器进入低功耗模式，并等待一个中断来退出这个模式。此时，CPU 时钟停止，大部分外围设备也被停止。
影响标志位	无影响
异常	特权违反异常

32 位指令	
操作	进入低功耗暂停模式
语法	stop32
属性:	特权指令
说明	此指令使处理器进入低功耗模式，并等待一个中断来退出这个模式。此时，CPU 时钟停止，大部分外围设备也被停止。
影响标志位	无影响
异常	特权违反异常

32 位指令格式:

31	30	26	25	21	20	16	15	10	9	5	4	0
1	10000	00000	00000	010010	00001	00000						

图 13.151: STOP

13.98 STQ——连续四字存储指令

统一化指令	
语法	stq r4-r7, (rx)
操作	<p>将寄存器 R 4—R7 中的字依次存储到一片连续的存储器地址上。</p> <pre>src ← 4; addr ← RX; for (n = 0; n <= 3; n++){ MEM[addr] ← Rsrc; src ← src + 1; addr ← addr + 4; }</pre>
编译结果	<p>仅存在 32 位指令。</p> <pre>stq32 r4-r7, (rx);</pre>
说明	<p>将寄存器堆 [R4,R7]（包括边界）中的字依次存储到一片连续的存储器地址上，即将寄存器 R4 的内容存到存储器指定地址开始的第一个字的地址上，寄存器 R5 的内容存到存储器指定地址开始的第二个字的地址上，寄存器 R6 的内容存到存储器指定地址开始的第三个字的地址上，寄存器 R7 的内容存到存储器指定地址开始的第四个字的地址上。存储器的有效地址由基址寄存器 RX 的内容决定。</p> <p>注意，该指令是 stm r4-r7, (rx) 的伪指令。</p>
影响标志位	无影响
异常	未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 写无效异常

32 位指令	
操作	将寄存器 R 4—R7 中的字依次存储到一片连续的存储器地址上。 $src \leftarrow 4; addr \leftarrow RX;$ for (n = 0; n <= 3; n++){ $MEM[addr] \leftarrow Rsrc;$ $src \leftarrow src + 1;$ $addr \leftarrow addr + 4; }$
语法	stq32 r4-r7, (rx)
说明	将寄存器堆 [R4,R7]（包括边界）中的字依次存储到一片连续的存储器地址上，即将寄存器 R4 的内容存到存储器指定地址开始的第一个字的地址上，寄存器 R5 的内容存到存储器指定地址开始的第二个字的地址上，寄存器 R6 的内容存到存储器指定地址开始的第三个字的地址上，寄存器 R7 的内容存到存储器指定地址开始的第四个字的地址上。存储器的有效地址由基址寄存器 RX 的内容决定。 注意，该指令是 stm r4-r7, (rx) 的伪指令。
影响标志位	无影响
异常	未对齐访问异常、访问错误异常、TLB 不可恢复异常、TLB 失配异常、TLB 写无效异常

32 位指令格式：

31	30	26	25	21	20	16	15	10	9	5	4	0
1	10101	00100		RX		000111		00001		00011		

图 13.152: STQ

13.99 SUBC——无符号带借位减法指令

统一化指令		
语法	subc rz, rx	subc rz, rx, ry
操作	$RZ \leftarrow RZ - RX - (!C)$, $C \leftarrow$ 借位	$RZ \leftarrow RX - RY - (!C)$, $C \leftarrow$ 借位
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (x<16) and (z<16), then subc16 rz, rx; else subc32 rz, rz, rx;	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (x==z) and (y<16) and (z<16), then subc16 rz, ry; else subc32 rz, rx, ry;
说明	对于 subc rz, rx, 将 RZ 的值减去寄存器 RX 的值和 C 位的非值; 对于 subcrz, rx, ry, 将 RX 的值减去寄存器 RY 的值和 C 位的非值。把结果存在 RZ, 借位存在 C 位。对于该减法指令来说, 如果发生借位, 将清 C 位, 反之置 C 位。	
影响标志位	$C \leftarrow$ 借位	
异常	无	

16 位指令	
操作	$RZ \leftarrow RZ - RX - (!C)$, $C \leftarrow$ 借位
语法	subc16 rz, rx
说明	将 RZ 的值减去寄存器 RX 的值和 C 位的非值, 并把结果存在 RZ, 借位存在 C 位。对于该减法指令来说, 如果发生借位, 将清 C 位, 反之置 C 位。
影响标志位	$C \leftarrow$ 借位
限制	寄存器的范围为 r0-r15。
异常	无

16 位指令格式:




图 13.153: SUBC-1

32 位指令	
操作	$RZ \leftarrow RX - RY - (!C)$, $C \leftarrow$ 借位
语法	subc32 rz, rx, ry
说明	将 RX 的值减去寄存器 RY 的值和 C 位的非值，并把结果存在 RZ，借位存在 C 位。对于该减法指令来说，如果发生借位，将清 C 位，反之置 C 位。
影响标志位	$C \leftarrow$ 借位
异常	无

32 位指令格式：

31	30	26	25	21	20	16	15	10	9	5	4	0
1	10001		RY		RX		000000		01000			RZ

图 13.154: SUBC-2

13.100 SUBI——无符号立即数减法指令

统一化指令		
语法	ubi rz, oimm12	subi rz, rx, oimm12
S 操作	$RZ \leftarrow RZ - \text{zero_extend}(OIMM12)$	$RZ \leftarrow RX - \text{zero_extend}(OIMM12)$
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (oimm12<257) and (z<8), then subi16 rz, oimm8; else subi32 rz, rz, oimm12;	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (oimm12<8) and (z<8) and (x<8), then subi16 rz, rx, oimm3; elseif (x==z) and (z<8) and (oimm12<257), then subi16 rz, oimm8; else subi32 rz, rx, oimm12;
说明	将带偏置 1 的 12 位立即数 (OIMM12) 零扩展至 32 位，然后用 RZ/RX 的值减去该 32 位数，把结果存入 RZ。	
影响标志位	无影响	
限制	立即数的范围为 0x1-0x1000。	
异常	无	

16 位指令 1	
操作	$RZ \leftarrow RZ - \text{zero_extend}(OIMM8)$
语法	subi16 rz, oimm8
说明	将带偏置 1 的 8 位立即数 (OIMM8) 零扩展至 32 位, 然后用 RZ 的值减去该 32 位数, 把结果存入 RZ。 注意: 二进制操作数 IMM8 等于 OIMM8 - 1。
影响标志位	无影响
限制	寄存器的范围为 r0-r7; 立即数的范围为 1-256。
异常	无

16 位指令格式 1:




图 13.155: SUBI-1

IMM8 域:

指定不带偏置立即数的值。

注意: 寄存器减去的值 OIMM8 比起二进制操作数 IMM8 需偏置 1。

00000000:

减 1

00000001:

减 2

.....

11111111:

减 256

16 位指令 2	
操作	$RZ \leftarrow RX - \text{zero_extend}(OIMM3)$
语法	subi16 rz, rx, oimm3
说明	将带偏置 1 的 3 位立即数 (OIMM3) 零扩展至 32 位, 然后用 RX 的值减去该 32 位数, 把结果存入 RZ。 注意: 二进制操作数 IMM3 等于 OIMM3 - 1。
影响标志位	无影响
限制	寄存器的范围为 r0-r7; 立即数的范围为 1-8。
异常	无

16 位指令格式 2:




图 13.156: SUBI-2

IMM3 域

指定不带偏置立即数的值。

注意：寄存器减去的值 OIMM3 比起二进制操作数 IMM3 需偏置 1。

000

减 1

001

减 2

.....

111

减 8

32 位指令	
操作	$RZ \leftarrow RX - \text{zero_extend}(OIMM12)$
语法	subi32 rz, rx, oimm12
说明	将带偏置 1 的 12 位立即数 (OIMM12) 零扩展至 32 位，然后用 RX 的值减去该 32 位数，把结果存入 RZ。 注意：二进制操作数 IMM12 等于 OIMM12 - 1。
影响标志位	无影响
限制	立即数的范围为 0x1-0x1000。
异常	无

32 位指令格式:




图 13.157: SUBI32

IMM12 域

指定不带偏置立即数的值。

注意：寄存器减去的值 OIMM12 比起二进制操作数 IMM12 需偏置 1。

000000000000

减 0x1
 000000000001
 减 0x2

 111111111111
 减 0x1000

13.101 SUBI(SP)——无符号（堆栈指针）立即数减法指令

统一化指令	
语法	subi sp, sp, imm
操作	SP ← SP- zero_extend(IMM)
编译结果	仅存在 16 位指令。 subi sp, sp, imm
说明	将立即数 (IMM) 零扩展至 32 位并左移 2 位，然后与堆栈指针 (SP) 的值相减，把结果存入 SP。
影响标志位	无影响
限制	立即数的范围为 0x0-0x1fc。
异常	无

16 位指令	
操作	SP ← SP - zero_extend(IMM)
语法	subi sp, sp, imm
说明	将立即数 (IMM) 零扩展至 32 位并左移 2 位，然后与堆栈指针 (SP) 的值相减，把结果存入堆栈指针。 注意：立即数 (IMM) 等于二进制操作数 {IMM2, IMM5} << 2。
影响标志位	无影响
限制	源与目的寄存器均为堆栈指令寄存器 (R14)；立即数的范围为 (0x0-0x7f) << 2。
异常	无

16 位指令格式：




图 13.158: SUBI(SP)

IMM 域:

指定不带移位的立即数的值。

注意：加到寄存器里的值 IMM 比起二进制操作数 {IMM2, IMM5} 需左移 2 位。

{00, 00000}

减 0x0

{00, 00001}

减 0x4

.....

{11, 11111}

减 0x1fc

13.102 SUBU——无符号减法指令

统一化指令		
语法	subu rz, rx sub rz, rx	subu rz, rx, ry
操作	$RZ \leftarrow RZ - RX$	$RZ \leftarrow RX - RY$
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (z<16) and (x<16), then subu16 rz, rx; else subu32 rz, rz, rx;	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (z<8) and (x<8) and (y<8), then subu16 rz, rx, ry; elsif (x==z) and (z<16) and (y<16), then subu16 rz, ry; else subu32 rz, rx, ry;
说明	对于 subu rz, rx, 将 RZ 的值减去 RX 值, 并把结果存在 RZ 中。 对于 subu rz, rx, ry, 将 RX 的值减去 RY 值, 并把结果存在 RZ 中。	
影响标志位	无影响	
异常	无	

16 位指令 1	
操作	$RZ \leftarrow RZ - RX$
语法	subu16 rz, rx sub16 rz, rx
说明	将 RZ 的值减去 RX 值，并把结果存在 RZ 中。
影响标志位	无影响
限制	寄存器的范围为 r0-r15。
异常	无

16 位指令格式 1:

15	14	10	9	6	5	2	1	0
0	11000	RZ	RX	10				

图 13.159: SUBU-1

16 位指令 2	
操作	$RZ \leftarrow RX - RY$
语法	subu16 rz, rx, ry sub16 rz, rx, ry
说明	将 RX 的值减去 RY 值，并把结果存在 RZ 中。
影响标志位	无影响
限制	寄存器的范围为 r0-r7。
异常	无

16 位指令格式 2:

15	14	11	10	8	7	5	4	2	1	0
0	1011	RX	RZ	RY	01					

图 13.160: SUBU-2

32 位指令	
操作	$RZ \leftarrow RX - RY$
语法	subu32 rz, rx, ry
说明	将 RX 的值减去 RY 值，并把结果存在 RZ 中。
影响标志位	无影响
异常	无

32 位指令格式:




图 13.161: SUBU-3

13.103 SYNC——CPU 同步指令

统一化指令	
语法	sync.is sync.i sync.s sync
操作	该指令保证前序所有指令比该指令早退休，后续所有指令比该指令晚退休。
编译结果	仅存在 32 位指令。 sync32.is sync32.i sync32.s sync32
说明	S 表征是否广播到 CPU 核外，“1”为有效。 I 表征指令退休时是否同步取值，执行流水线清空操作，“1”为有效。
影响标志位	无影响
异常	无

32 位指令	
操作	使 CPU 同步
语法	sync32
说明	S 表征是否广播到 CPU 核外，“1”为有效。 I 表征指令退休时是否同步取值，执行流水线清空操作，“1”为有效。
影响标志位	无影响
异常	无

32 位指令格式：




图 13.162: SYNC

13.104 TRAP——操作系统陷阱指令

统一化指令	
语法	trap 0, trap 1 trap 2, trap 3
操作	引起陷阱异常发生
编译结果 说明	仅存在 32 位指令。 trap32 0, trap32 1 trap32 2, trap32 3 当处理器碰到 trap 指令时，发生陷阱异常操作。
影响标志位	无影响
异常	陷阱异常

32 位指令	
操作	引起陷阱异常发生
语法	trap32 0, trap32 1, trap32 2, trap32 3
说明	当处理器碰到 trap 指令时，发生陷阱异常操作。
影响标志位	无影响
异常	陷阱异常

32 位指令格式:

trap32 0




图 13.163: TRAP-1

trap32 1




图 13.164: TRAP-2

trap32 2




图 13.165: TRAP-3

trap32 3




图 13.166: TRAP-4

13.105 TST——零测试指令

统一化指令	
语法	tst rx, ry
操作	If (RX & RY) != 0, then C ← 1; else C ← 0;
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (x<16) and (y<16), then tst16 rx, ry; else tst32 rx, ry;
说明	测试 RX 和 RY 的值按位与的结果。 如果结果不等于 0，则设置条件位 C；否则，清除条件位 C。
影响标志位	根据按位与结果设置条件位 C
异常	无

16 位指令	
操作	If (RX & RY) != 0, then C ← 1; else C ← 0;
语法	tst16 rx, ry
说明	测试 RX 和 RY 的值按位与的结果。 如果结果不等于 0，则设置条件位 C；否则，清除条件位 C。
影响标志位	根据按位与结果设置条件位 C
限制	寄存器的范围为 r0-r15。
异常	无

16 位指令格式:




图 13.167: TST-1

32 位指令	
操作	If (RX & RY) != 0, then C ← 1; else C ← 0;
语法	tst32 rx, ry
说明	测试 RX 和 RY 的值按位与的结果。 如果结果不等于 0，则设置条件位 C；否则，清除条件位 C。
影响标志位	根据按位与结果设置条件位 C
异常	无

32 位指令格式:




图 13.168: TST-2

13.106 TSTNBZ——无字节等于零寄存器测试指令

统一化指令	
语法	tstnbz16 rx
操作	<pre>If ((RX[31:24] != 0) &(RX[23:16] != 0) &(RX[15: 8] != 0) &(RX[7 : 0] != 0)), then C ← 1; else C ← 0;</pre>
编译结果	<p>根据寄存器的范围编译为对应的 16 位或 32 位指令。</p> <pre>if (x<16), then tstnbz16 rx; else tstnbz32 rx;</pre>
说明	测试 RX 中是否没有字节等于零。如果 RX 没有字节等于零，则设置条件位 C；否则，清除条件位 C。
影响标志位	根据按位与结果设置条件位 C
异常	无

16 位指令	
操作	<pre>If ((RX[31:24] != 0) &(RX[23:16] != 0) &(RX[15: 8] != 0) &(RX[7 : 0] != 0)), then C ← 1; else C ← 0;</pre>
语法	tstnbz16 rx
说明	测试 RX 中是否没有字节等于零。如果 RX 没有字节等于零，则设置条件位 C；否则，清除条件位 C。
影响标志位	根据按位与结果设置条件位 C
限制	寄存器的范围为 r0-r15。
异常	无

16 位指令格式：




图 13.169: TSTNBZ-1

32 位指令	
操作	If ((RX[31:24] != 0) &(RX[23:16] != 0) &(RX[15: 8] != 0) &(RX[7 : 0] != 0)), then C ← 1; else C ← 0;
语法	tstnbz32 rx
说明	测试 RX 中是否没有字节等于零。如果 RX 没有字节等于零，则设置条件位 C；否则，清除条件位 C。
影响标志位	根据按位与结果设置条件位 C
异常	无

32 位指令格式:




图 13.170: TSTNBZ-2

13.107 WAIT——进入低功耗等待模式指令

统一化指令	
语法	wait
操作	进入低功耗等待模式
编译结果	仅存在 32 位指令。 wait32
属性:	特权指令
说明	此指令停止当前指令执行，并等待一个中断，此时 CPU 时钟停止。所有的外围设备都仍在继续运行，并有可能产生中断而引起 CPU 从等待模式退出。
影响标志位	无影响
异常	特权违反指令

32 位指令	
操作	进入低功耗等待模式
语法	wait32
属性:	特权指令
说明	此指令停止当前指令执行, 并等待一个中断, 此时 CPU 时钟停止。所有的外围设备都仍在继续运行, 并有可能产生中断而引起 CPU 从等待模式退出。
影响标志位	无影响
异常	特权违反指令

32 位指令格式:




图 13.171: WAIT

13.108 XOR——按位异或指令

统一化指令		
语法	xor rz, rx	xor rz, rx, ry
操作	$RZ \leftarrow RZ \wedge RX$	$RZ \leftarrow RX \wedge RY$
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (x<16) and (z<16), then xor16 rz, rx; else xor32 rz, rz, rx;	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (y==z) and (z<16) and (x<16), then xor16 rz, rx; else xor32 rz, rx, ry;
说明	将 RX 与 RZ/RY 的值按位异或, 并把结果存在 RZ。	
影响标志位	无影响	
异常	无	

16 位指令	
操作	$RZ \leftarrow RZ \wedge RX$
语法	xor16 rz, rx
说明	将 RZ 与 RX 的值按位异或, 并把结果存在 RZ。
影响标志位	无影响
限制	寄存器的范围为 r0-r15。
异常	无

16 位指令格式:




图 13.172: XOR-1

32 位指令	
操作	$RZ \leftarrow RX \wedge RY$
语法	xor32 rz, rx, ry
说明	将 RX 与 RY 的值按位异或，并把结果存在 RZ。
影响标志位	无影响
异常	无

32 位指令格式:




图 13.173: XOR-2

13.109 XORI——立即数按位异或指令

统一化指令	
语法	xori rz, rx, imm16
操作	$RZ \leftarrow RX \wedge \text{zero_extend}(\text{IMM12})$
编译结果	仅存在 32 位指令。 xori32 rz, rx, imm12
说明	将 12 位立即数零扩展至 32 位，然后与 RX 的值进行按位异或操作，把结果存入 RZ。
影响标志位	无影响
限制	立即数的范围为 0x0-0xFFFF。
异常	无

32 位指令	
操作	$RZ \leftarrow RX \hat{=} \text{zero_extend}(\text{IMM12})$
语法	xori32 rz, rx, imm12
说明	将 12 位立即数零扩展至 32 位，然后与 RX 的值进行按位异或操作，把结果存入 RZ。
影响标志位	无影响
限制	立即数的范围为 0x0-0xFFF。
异常	无

32 位指令格式：

31	30	26	25	21	20	16	15	12	11	0
1	11001	RZ	RX	0100	IMM12					

图 13.174: XORI

13.110 XSR——扩展右移指令

统一化指令	
语法	xsr rz, rx, oimm5
操作	$\{RZ, C\} \leftarrow \{RX, C\} \gg \gg \gg \text{OIMM5}$
编译结果	仅存在 32 位指令。 xsr32 rz, rx, oimm5
说明	将 RX 带条件位 C 的值 ($\{RX, C\}$) 进行循环右移 (原值右移, 左侧移入右侧移出的位), 把移位结果的最低位 ([0]) 存入条件位 C, 高位 ([32:1]) 存入 RZ, 右移位数由带偏置 1 的 5 位立即数 (OIMM5) 的值决定。如果 OIMM5 的值等于 32, 那么条件位 C 为 RX 的最高位。
影响标志位	$C \leftarrow RX[\text{OIMM5} - 1]$
限制	立即数的范围为 1-32。
异常	无

32 位指令	
操作	$\{RZ,C\} \leftarrow \{RX,C\} \gg \gg \gg OIMM5$
语法	xsr32 rz, rx, oimm5
说明	将 RX 带条件位 C 的值 ($\{RX,C\}$) 进行循环右移 (原值右移, 左侧移入右侧移出的位), 把移位结果的最低位 ([0]) 存入条件位 C, 高位 ([32:1]) 存入 RZ, 右移位数由带偏置 1 的 5 位立即数 (OIMM5) 的值决定。如果 OIMM5 的值等于 32, 那么条件位 C 为 RX 的最高位。注意: 二进制操作数 IMM5 等于 OIMM5 - 1。
影响标志位	$C \leftarrow RX[OIMM5 - 1]$
限制	立即数的范围为 1-32。
异常	无

32 位指令格式:

31	30	26	25	21	20	16	15	10	9	5	4	0
1	10001	IMM5		RX		010011		01000		RZ		

图 13.175: XSR

IMM5 域

指定不带偏置立即数的值。

注意: 移位的值 OIMM5 比起二进制操作数 IMM5 需偏置 1。

00000

移 1 位

00001

移 2 位

.....

11111

移 32 位

13.111 XTRB0——提取字节 0 并无符号扩展指令

统一化指令	
语法	xtrb0 rz, rx
操作	$RZ \leftarrow \text{zero_extend}(RX[31:24]);$ if ($RX[31:24] == 0$), then $C \leftarrow 0;$ else $C \leftarrow 1;$
编译结果	仅存在 32 位指令。 xtrb0.32 rz, rx
说明	提取 RX 的字节 0 ($RX[31:24]$) 到 RZ 的低位 ($RZ[7:0]$), 并进行零扩展。如果结果等于 0, 则清除 C 位, 反之设置 C 位。
影响标志位	如果结果等于 0, 则清除 C 位, 反之设置 C 位。
异常	无

32 位指令	
操作	$RZ \leftarrow \text{zero_extend}(RX[31:24]);$ if ($RX[31:24] == 0$), then $C \leftarrow 0;$ else $C \leftarrow 1;$
语法	xtrb0.32 rz, rx
说明	提取 RX 的字节 0 ($RX[31:24]$) 到 RZ 的低位 ($RZ[7:0]$), 并进行零扩展。如果结果等于 0, 则清除 C 位, 反之设置 C 位。
影响标志位	如果结果等于 0, 则清除 C 位, 反之设置 C 位。
异常	无

32 位指令格式:

31	30	26	25	21	20	16	15	10	9	5	4	0
1	10001	00000		RX		011100		00001				RZ

图 13.176: XTRB0

13.112 XTRB1——提取字节 1 并无符号扩展指令

统一化指令	
语法	xtrb1 rz, rx
操作	$RZ \leftarrow \text{zero_extend}(RX[23:16]);$ if $(RX[23:16] == 0)$, then $C \leftarrow 0;$ else $C \leftarrow 1;$
编译结果	仅存在 32 位指令。 xtrb1.32 rz, rx
说明	提取 RX 的字节 1 (RX[23:16]) 到 RZ 的低位 (RZ[7:0]), 并进行零扩展。如果结果等于 0, 则清除 C 位, 反之设置 C 位。
影响标志位	如果结果等于 0, 则清除 C 位, 反之设置 C 位。
异常	无

32 位指令	
操作	$RZ \leftarrow \text{zero_extend}(RX[23:16]);$ if $(RX[23:16] == 0)$, then $C \leftarrow 0;$ else $C \leftarrow 1;$
语法	xtrb1.32 rz, rx
说明	提取 RX 的字节 1 (RX[23:16]) 到 RZ 的低位 (RZ[7:0]), 并进行零扩展。如果结果等于 0, 则清除 C 位, 反之设置 C 位。
影响标志位	如果结果等于 0, 则清除 C 位, 反之设置 C 位。
异常	无

32 位指令格式:

31	30	26	25	21	20	16	15	10	9	5	4	0
1	10001	00000		RX		011100		00010				RZ

图 13.177: XTRB1

13.113 XTRB2——提取字节 2 并无符号扩展指令

统一化指令	
语法	xtrb2 rz, rx
操作	$RZ \leftarrow \text{zero_extend}(RX[15:8]);$ if $(RX[15:8] == 0)$, then $C \leftarrow 0;$ else $C \leftarrow 1;$
编译结果	仅存在 32 位指令。 xtrb2.32 rz, rx
说明	提取 RX 的字节 2 (RX[15:8]) 到 RZ 的低位 (RZ[7:0])，并进行零扩展。如果结果等于 0，则清除 C 位，反之设置 C 位。
影响标志位	如果结果等于 0，则清除 C 位，反之设置 C 位。
异常	无

32 位指令	
操作	$RZ \leftarrow \text{zero_extend}(RX[15:8]);$ if $(RX[15:8] == 0)$, then $C \leftarrow 0;$ else $C \leftarrow 1;$
语法	xtrb2.32 rz, rx
说明	提取 RX 的字节 2 (RX[15:8]) 到 RZ 的低位 (RZ[7:0])，并进行零扩展。如果结果等于 0，则清除 C 位，反之设置 C 位。
影响标志位	如果结果等于 0，则清除 C 位，反之设置 C 位。
异常	无

32 位指令格式：

31	30	26	25	21	20	16	15	10	9	5	4	0
1	10001	00000		RX		011100		00100				RZ

图 13.178: XTRB2

13.114 XTRB3——提取字节 3 并无符号扩展指令

统一化指令	
语法	xtrb3 rz, rx
操作	$RZ \leftarrow \text{zero_extend}(RX[7:0]);$ if $(RX[7:0] == 0)$, then $C \leftarrow 0;$ else $C \leftarrow 1;$
编译结果	仅存在 32 位指令。 xtrb3.32 rz, rx
说明	提取 RX 的字节 3 (RX[7:0]) 到 RZ 的低位 (RZ[7:0])，并进行零扩展。如果结果等于 0，则清除 C 位，反之设置 C 位。
影响标志位	如果结果等于 0，则清除 C 位，反之设置 C 位。
异常	无

32 位指令	
操作	$RZ \leftarrow \text{zero_extend}(RX[7:0]);$ if $(RX[7:0] == 0)$, then $C \leftarrow 0;$ else $C \leftarrow 1;$
语法	xtrb3.32 rz, rx
说明	提取 RX 的字节 3 (RX[7:0]) 到 RZ 的低位 (RZ[7:0])，并进行零扩展。如果结果等于 0，则清除 C 位，反之设置 C 位。
影响标志位	如果结果等于 0，则清除 C 位，反之设置 C 位。
异常	无

32 位指令格式：

31	30	26	25	21	20	16	15	10	9	5	4	0
1	10001	00000		RX		011100		01000				RZ

图 13.179: XTRB3

13.115 ZEXTB——字节提取并无符号扩展指令

统一化指令	
语法	zextb rz, rx
操作	$RZ \leftarrow \text{zero_extend}(RX[7:0]);$
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if ($x < 16$) and ($z < 16$), then zextb16 rz, rx; else zextb32 rz, rx
说明	将 RX 的低字节 (RX[7:0]) 零扩展至 32 位, 结果存在 RZ 中。
影响标志位	无影响
异常	无

16 位指令	
操作	$RZ \leftarrow \text{zero_extend}(RX[7:0]);$
语法	zextb16 rz, rx
说明	将 RX 的低字节 (RX[7:0]) 零扩展至 32 位, 结果存在 RZ 中。
影响标志位	无影响
限制	寄存器的范围为 r0-r15。
异常	无

16 位指令格式:

15	14	10	9	6	5	2	1	0
0	11101	RZ	RX	00				

图 13.180: ZEXTB-1

32 位指令	
操作	$RZ \leftarrow \text{zero_extend}(RX[7:0]);$
语法	extb32 rz, rx
说明	将 RX 的低字节 (RX[7:0]) 零扩展至 32 位, 结果存在 RZ 中。 注意, 该指令是 zext32 rz, rx, 0x7, 0x0 的伪指令。
影响标志位	无影响
异常	无

32 位指令格式:




图 13.181: ZEXTB-2

13.116 ZEXTH——半字提取并无符号扩展指令

统一化指令	
语法	zexth rz, rx
操作	$RZ \leftarrow \text{zero_extend}(RX[15:0]);$
编译结果	根据寄存器的范围编译为对应的 16 位或 32 位指令。 if (x<16) and (z<16), then zexth16 rz, rx; else zexth32 rz, rx
说明	将 RX 的低半字 (RX[15:0]) 零扩展至 32 位, 结果存在 RZ 中。
影响标志位	无影响
异常	无

16 位指令	
操作	$RZ \leftarrow \text{zero_extend}(RX[15:0]);$
语法	zexth16 rz, rx
说明	将 RX 的低半字 (RX[15:0]) 零扩展至 32 位, 结果存在 RZ 中。
影响标志位	无影响
限制	寄存器的范围为 r0-r15。
异常	无

16 位指令格式:




图 13.182: ZEXTH-1

32 位指令	
操作	$RZ \leftarrow \text{zero_extend}(RX[15:0]);$
语法	zexth32 rz, rx
说明	将 RX 的低半字 (RX[15:0]) 零扩展至 32 位, 结果存在 RZ 中。 注意, 该指令是 zext32 rz, rx, 0x15, 0x0 的伪指令。
影响标志位	无影响
异常	无

32 位指令格式:




图 13.183: ZEXTH-2